特許

J-GLOBAL ID：200903052737021128

半導体記憶装置

発明者： 小林 智浩
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-250907
公開番号（公開出願番号）：特開平11-086558
出願日： 1997年09月16日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】DDR方式の動作モードを持つSRAMにおいて、カラムトランスファーゲート回りのパターンレイアウトの集積度を損わずに、同時に選ばれる隣接セルのビット線間の信号の干渉を抑えるためのレイアウト的な対策を軽減する。【解決手段】複数のデータバスDB1、DB2を用いて複数のアドレスに対するデータを並列に処理するDDR方式の動作モードを有するSRAMにおいて、バーストアドレスにより選択されるメモリセルの物理アドレスにスクランブルをかける。

請求項（抜粋）：

複数のワード線およびビット線の各交点に対応してメモリセルが2次元の行列状に配置されたメモリセル群と、一部にバーストアドレスを含むアドレス信号に応じて前記メモリセル群のメモリセルを選択するメモリセル選択回路と、前記メモリセル選択回路に含まれ、前記メモリセル群のカラムを選択するためのカラムトランスファゲート群と、前記アドレス信号のうちのカラムアドレス信号により選択されるメモリセルの物理アドレスにスクランブルをかけるアドレス変更手段とを具備することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/41 ,  G11C 11/413

FI (3件)：

G11C 11/34 345 ,  G11C 11/34 J ,  G11C 11/34 301 D

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-092751   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社