半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (7件)：鈴江武彦 , 村松貞男 , 坪井淳 , 橋本良郎 , 河野哲 , 中村誠 , 河井将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-347800
公開番号（公開出願番号）：特開2004-185660
出願日： 2002年11月29日
公開日（公表日）： 2004年07月02日
要約：

【課題】トランスファーゲートトランジスタ相互間のリーク電流を抑制するとともに小型化が可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、それぞれが電気的に情報の書き換えが可能で且つロウ方向のアドレスが連続する第1、第2、第3メモリセルトランジスタを含む。第1、第2、第3転送トランジスタの電流通路の一端は、第1、第2、第3メモリセルトランジスタの制御電極とそれぞれ接続される。第1、第2、第3転送トランジスタの電流通路の他端は、書き込み電圧、パス電圧、第1電圧をそれぞれ印加される。パス電圧は書き込み電圧より低く、第1電圧はパス電圧より低い。第1制御部は第1転送トランジスタを導通させるための第1オン電圧を第1転送トランジスタのゲートに印加する。第2制御部は、第2、第3転送トランジスタを導通させるための、第1オン電圧と異なる第2オン電圧を第2、第3転送トランジスタのゲートに印加する。【選択図】図2

請求項（抜粋）：

それぞれが電気的に情報の書き換えが可能で、且つロウ方向のアドレスが連続する、第1、第2、第3メモリセルトランジスタと、電流通路の一端が前記第1メモリセルトランジスタの制御電極と接続され、且つ他端に書き込み電圧を印加される、第1転送トランジスタと、電流通路の一端が前記第2メモリセルトランジスタの制御電極と接続され、且つ他端に前記書き込み電圧より低いパス電圧を印加される、第2転送トランジスタと、電流通路の一端が前記第3メモリセルトランジスタの制御電極と接続され、且つ他端に前記パス電圧より低い第1電圧を印加される、第3転送トランジスタと、第1、第2転送トランジスタを導通させるための第1オン電圧を前記第1、第2転送トランジスタのゲートに印加する第1制御部と、前記第3転送トランジスタを導通させるための、前記第1オン電圧と異なる第2オン電圧を前記第3転送トランジスタのゲートに印加する第2制御部と、を具備することを特徴とする半導体記憶装置。

IPC (7件)：

G11C16/04 , G11C16/02 , G11C16/06 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (6件)：

G11C17/00 622E , G11C17/00 611F , G11C17/00 633A , G11C17/00 641 , H01L27/10 434 , H01L29/78 371

Fターム (17件)：

5B025AA01 , 5B025AC01 , 5B025AD02 , 5B025AD03 , 5B025AD04 , 5B025AE08 , 5F083EP02 , 5F083EP18 , 5F083EP76 , 5F083ER02 , 5F083ER22 , 5F083ZA21 , 5F101BA01 , 5F101BA45 , 5F101BC01 , 5F101BD34 , 5F101BF05

引用特許：

審査官引用 (2件)

ナンド型フラッシュメモリ素子及びその駆動方法
公報種別：公開公報出願番号：特願2000-371575 出願人：三星電子株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願2000-330972 出願人：株式会社東芝

前のページに戻る