データ記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：久米川正光
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182848
公開番号（公開出願番号）：特開2001-014841
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：

【要約】 2つの信号レベルを保持し得る記憶回路を1つ用いて、複数ビットのデータを記憶すること【解決手段】複数ビットのデータを記憶するデータ記憶装置において、所定の基準周期を有する基準クロック信号CL3と、基準周期の(1/2)n倍(nは自然数)の周期を有する少なくとも1つの分周クロック信号CL2とを生成するクロック発生部8と、一の基準周期において分周クロック信号CL2の信号レベルが一定となる複数の期間のうち、入力されたデータ(IN1,IN2)の内容に基づいて、当該期間のいずれかを選択するデコード部1,2,3と、このデコード部により選択された一の期間内における所定のタイミングをトリガタイミングとして、基準周期と同じ周期を有する周期的なパルスを発生させ始める記憶部5と、パルスの周期に関してトリガタイミングと同じ位相タイミングにおける基準クロック信号CL3の信号レベルと、当該位相タイミングにおける分周クロック信号CL2の信号レベルとに基づいて、出力データ(OUT1,OUT2)を特定する出力部6とを有するデータ記憶装置

請求項（抜粋）：

複数ビットのデータを記憶するデータ記憶装置において、所定の基準周期を有する基準クロック信号と、前記基準周期の(1/2)n倍(nは自然数)の周期を有する少なくとも1つの分周クロック信号とを生成するクロック発生手段と、一の前記基準周期において前記分周クロック信号の信号レベルが一定となる複数の期間のうち、入力されたデータの内容に基づいて、当該期間のいずれかを選択するデコード手段と、前記デコード手段により選択された一の期間内における所定のタイミングをトリガタイミングとして、前記基準周期と同じ周期を有する周期的なパルスを発生させ始める記憶手段と、前記パルスの周期に関して前記トリガタイミングと同じ位相タイミングにおける前記基準クロック信号の信号レベルと、当該位相タイミングにおける前記分周クロック信号の信号レベルとに基づいて、出力データを特定する出力手段とを有することを特徴とするデータ記憶装置。

引用特許：

出願人引用 (2件)

特開昭61-192117
データラッチ回路
公報種別：公開公報出願番号：特願平10-363094 出願人：日本電気エンジニアリング株式会社

前のページに戻る