特許

J-GLOBAL ID：200903052878689432

多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路

発明者： 中嶋 和広
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-144994
公開番号（公開出願番号）：特開2000-341100
出願日： 1999年05月25日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 ノイズに起因するジッタ、位相誤差が少ない多相クロック信号を発生する回路を提供する。【解決手段】 複数の遅延素子を有し、最前段の遅延素子で基準クロックを入力し、前記複数の遅延素子の各々の遅延時間が制御信号により変化する遅延回路と、前記基準クロック信号の位相と前記遅延回路の最終段の遅延素子の出力信号の位相とを比較し、位相誤差信号を出力する位相比較器と、前記位相誤差信号をもとに前記制御信号を生成する遅延制御回路と、を備え、前記遅延回路の複数の遅延素子の出力を多相クロック信号として出力する。

請求項（抜粋）：

複数の遅延素子を有し、最前段の遅延素子で基準クロックを入力し、前記複数の遅延素子の各々の遅延時間が制御信号により変化する遅延回路と、前記基準クロック信号の位相と前記遅延回路の最終段の遅延素子の出力信号の位相とを比較し、位相誤差信号を出力する位相比較器と、前記位相誤差信号をもとに前記制御信号を生成する遅延制御回路と、を備え、前記遅延回路の複数の遅延素子の出力を多相クロック信号として出力することを特徴とする多相クロック信号発生回路。

IPC (3件)：

H03K 5/15 ,  H03K 5/00 ,  H03L 7/00

FI (3件)：

H03K 5/15 G ,  H03L 7/00 D ,  H03K 5/00 M

Fターム (19件)：

5J039AC10 ,  5J039EE06 ,  5J039EE24 ,  5J039KK13 ,  5J039KK20 ,  5J039MM04 ,  5J039MM08 ,  5J106AA03 ,  5J106CC21 ,  5J106CC54 ,  5J106CC59 ,  5J106DD09 ,  5J106DD24 ,  5J106DD43 ,  5J106FF04 ,  5J106GG10 ,  5J106HH02 ,  5J106KK25 ,  5J106KK27

引用特許：

審査官引用 (4件)

• 遅延クロック生成回路
  公報種別：公開公報   出願番号：特願平7-128051   出願人：日本電気株式会社
• 周波数逓倍装置
  公報種別：公開公報   出願番号：特願平7-188723   出願人：ファナック株式会社
• 特開昭61-163714
  
• 特開昭61-163714