特許
J-GLOBAL ID：200903052891320316

プロセッサ、メモリテスト方法及びメモリテストシステム

発明者：
坂本 俊哉

坂本 俊哉 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-295185
公開番号（公開出願番号）：特開2003-108541
出願日： 2001年09月26日
公開日（公表日）： 2003年04月11日
要約：
【要約】【課題】 通常の動作時(命令実行時)に内蔵データメモリにアクセスする場合と同様の経路により内蔵データメモリの動作テストが可能なプロセッサ、メモリテスト方法、メモリテストシステムを提供する。【解決手段】 プロセッサ1において、プログラムメモリ3からはプログラム実行のための命令コード5aがインストラクションレジスタ(IR)5を介して選択手段(MUXC)8へ、テスト回路7からはメモリテスト実行のための擬似命令コード7aが選択手段(MUXC)8へ供給される。データメモリ2のテスト実行時には、選択手段8は擬似命令コード7aを選択して、デコーダ6へ供給する。
請求項（抜粋）：
データメモリ及びプログラムメモリを備えたプロセッサにおいて、前記プログラムメモリの命令コードを解読するデコーダと、前記データメモリをテストするための擬似命令コードを出力するテスト回路と、前記命令コード及び擬似命令コードのいずれかを選択する選択手段とを備え、該選択手段は、命令実行時には前記命令コードを、テスト実行時には前記擬似命令コードを各々選択して前記デコーダへ与える構成としたことを特徴とするプロセッサ。
IPC (4件)：
G06F 15/78 510 ,  G06F 15/78 ,  G06F 12/16 330 ,  G11C 29/00 675
FI (5件)：
G06F 15/78 510 K ,  G06F 15/78 510 A ,  G06F 15/78 510 G ,  G06F 12/16 330 A ,  G11C 29/00 675 M
Fターム (13件)：
5B018GA03 ,  5B018JA21 ,  5B018MA34 ,  5B018PA03 ,  5B018QA13 ,  5B062CC02 ,  5B062DD10 ,  5B062JJ05 ,  5L106AA16 ,  5L106DD11 ,  5L106DD22 ,  5L106EE02 ,  5L106EE03
引用特許：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM