特許
J-GLOBAL ID:200903052939069963

薄膜トランジスタの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平4-241074
公開番号(公開出願番号):特開平6-097194
出願日: 1992年09月10日
公開日(公表日): 1994年04月08日
要約:
【要約】【目的】 ポリシリコン薄膜トランジスタの製造方法に関し,ガラス基板にポリシリコンゲートを形成する方法を目的とする。【構成】 絶縁基板1上に順に積層された第1のポリシリコン膜2, ゲート絶縁膜3,第2のポリシリコン膜4を形成する工程と,マスクを用いて第2のポリシリコン膜4をエッチングし,ゲート電極4aを形成した後,全面に質量未分離のイオン注入を行い,ゲート電極4aを低抵抗化するとともに,ゲート電極4a両側の第1のポリシリコン膜2に不純物を導入してソース・ドレイン2a, 2bを形成する工程を有するように構成する。また,絶縁基板1としてガラス基板を用い,第1のポリシリコン膜2, ゲート絶縁膜3,第2のポリシリコン膜4の形成は 650°C以下の温度で行うように構成する。また,前記絶縁基板1を前記ゲート絶縁膜3の形成温度より低い温度に加熱して,前記質量未分離のイオン注入を行うように構成する。
請求項(抜粋):
絶縁基板(1) 上に順に積層された第1のポリシリコン膜(2), ゲート絶縁膜(3) ,第2のポリシリコン膜(4) を形成する工程と,マスクを用いて該第2のポリシリコン膜(4) をエッチングし,ゲート電極(4a)を形成した後,全面に質量未分離のイオン注入を行い,該ゲート電極(4a)を低抵抗化するとともに,該ゲート電極(4a)両側の該第1のポリシリコン膜(2) に不純物を導入してソース・ドレイン(2a, 2b)を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。
IPC (3件):
H01L 21/336 ,  H01L 29/784 ,  H01L 21/265
FI (2件):
H01L 29/78 311 P ,  H01L 21/265 P
引用特許:
審査官引用 (4件)
  • 特開平4-186734
  • 特開昭63-194326
  • 特開昭64-053462
全件表示

前のページに戻る