電気経路、フラッシュEPROMメモリセルのアレイ、メモリセルのアレイおよび電気経路を製造する方法

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163415
公開番号（公開出願番号）：特開平8-051193
出願日： 1995年06月29日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】高度にドープされかつ高いエネルギで、薄くドープされた分離ウェル中に注入される埋込層を提供する。【構成】埋込層(500)はそれが設けられるウェルと同じ導電ドーパントでドープされる。埋込層(500)はフラッシュEPROMセルのチャネルの大きさを低減し、より高いアレイ密度を提供することを可能にする。フラッシュEPROMセルのチャネルは、埋込層が(500)フラッシュEPROMセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュEPROMのチャネルは低減される。

請求項（抜粋）：

メモリセルのアレイのチャネルに設けられる電気経路であって、メモリセルのアレイは第1の導電型を有する薄くドープされた基板のウェル中に設けられ、前記電気経路は、ウェル内に設けられ、第1の導電型を有しかつ高度にドープされた埋込層を含む、電気経路。

IPC (4件)：

H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 27/10 434 , H01L 29/78 371

引用特許：

審査官引用 (14件)

特開平3-105971
特開平3-105971
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平4-267412 出願人：富士通株式会社

全件表示

前のページに戻る