特許
J-GLOBAL ID：200903052985137701
リセット装置、半導体集積回路装置および半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297663
公開番号（公開出願番号）：特開2002-109883
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】安定に切換え動作させるためのパラメータ制御に依らず、消費電流を抑えると共に、低電圧でも安定して動作する。【解決手段】強誘電体キャパシタFCを用いて電源電圧を検出する電圧検出回路2と、強誘電体キャパシタFCの分極状態を決定する分極状態設定回路3と、検出した電源電圧に応じてリセット信号を出力するリセット信号出力回路4と、このリセット信号を解除するリセット信号解除回路5と、リセット信号の解除後に、強誘電体キャパシタFCの分極状態を初期状態に戻す分極状態初期化回路6とを備えている。強誘電体キャパシタFCは、電源電圧の立ち上がり時に分極反転し、それに伴うポテンシャル変移によりリセット信号を生成する。
請求項（抜粋）：
電源電圧の立ち上がりを検出してリセット信号を出力した後にこれを解除するリセット装置において、電源電圧を検出する電圧検出回路に電圧検出用の強誘電体容量手段が設けられたリセット装置。
Fターム (10件)：
5B015HH05
, 5B015JJ02
, 5B015JJ03
, 5B015JJ15
, 5B015KB73
, 5B015KB89
, 5B015NN02
, 5B015QQ10
, 5B015QQ11
, 5B015QQ17
