不揮発性半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：金田暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-170994
公開番号（公開出願番号）：特開2001-007225
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】メモリーセルの面積を最小化し、かつ高信頼性な不揮発性半導体記憶装置とその製造方法を提供する。【解決手段】半導体基板1全面に絶縁膜(9、10)を形成する工程と、非活性領域のみ選択的にエッチングする工程と、上記絶縁膜をマスクとして、所定深さまで半導体基板をエッチングする工程と、上記エッチングされた非活性領域にトレンチ素子分離絶縁膜2を埋め込む工程と、活性領域に残された絶縁膜をストッパーとしてCMP法によってトレンチ素子分離絶縁膜を平坦化する工程と、CMP時にストッパーとして用いた絶縁膜を除去し活性領域を露出させる工程と、活性領域の表面に第1のゲート絶縁膜3を形成する工程と、半導体基板の全面に導体膜11を形成する工程と、トレンチ素子分離絶縁膜が露出するまで導体膜をCMPすることにより浮遊ゲート電極5を形成する工程を有する。

請求項（抜粋）：

半導体基板全面に絶縁膜を形成する工程と、非活性領域のみ選択的にエッチングする工程と、上記絶縁膜をマスクとして、所定深さまで半導体基板をエッチングする工程と、上記エッチングされた非活性領域にトレンチ素子分離絶縁膜を埋め込む工程と、活性領域に残された絶縁膜をストッパーとしてCMP法によってトレンチ素子分離絶縁膜を平坦化する工程と、CMP時にストッパーとして用いた絶縁膜を除去し活性領域を露出させる工程と、活性領域の表面に第1のゲート絶縁膜を形成する工程と、半導体基板の全面に導体膜を形成する工程と、トレンチ素子分離絶縁膜が露出するまで導体膜をCMPすることにより浮遊ゲート電極を形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

Fターム (25件)：

5F001AA02 , 5F001AA25 , 5F001AA31 , 5F001AB08 , 5F001AD51 , 5F001AD52 , 5F001AD60 , 5F001AF06 , 5F001AF25 , 5F001AG07 , 5F001AG21 , 5F001AG28 , 5F001AG29 , 5F083EP13 , 5F083EP23 , 5F083EP27 , 5F083GA06 , 5F083GA09 , 5F083GA19 , 5F083GA30 , 5F083NA01 , 5F083PR05 , 5F083PR29 , 5F083PR39 , 5F083PR40

引用特許：

審査官引用 (5件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平9-245571 出願人：株式会社東芝
特開平1-225364
半導体集積回路装置の製造方法
公報種別：公開公報出願番号：特願平9-112467 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

全件表示

前のページに戻る