特許
J-GLOBAL ID：200903015602290398
半導体装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-033597
公開番号（公開出願番号）：特開平10-229119
出願日： 1997年02月18日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】素子分離用溝上端部近傍の基板形状の鋭角化を引き起こすことのないような素子分離酸化膜構造を有する半導体装置及びその製造方法を提供する。【解決手段】溝分離構造を有する半導体製造工程において、溝酸化時、パット酸化膜を5nm以上後退させて酸化する。
請求項（抜粋）：
次の工程を含む半導体装置の製造方法(1)半導体基板の回路形成面にパット酸化膜を5nm以上,好ましくは10nm以上形成する工程(2)前記パット酸化膜の上に酸化防止膜を形成する工程(3)前記半導体基板の回路形成面の所望の位置に所定の深さの溝を形成する工程(4)前記パット酸化膜を5nm以上,好ましくは10nm以上後退させる工程(5)前記半導体基板に形成した溝部分を酸化する工程(6)前記酸化させた溝内部に埋め込み絶縁膜を埋め込む工程(7)前記酸化防止膜の上に形成された前記埋め込み絶縁膜を除去する工程(8)前記半導体基板の回路形成面の上に形成された前記酸化防止膜を除去する工程(9)前記半導体基板の回路形成面の上に形成された前記パット酸化膜を除去する工程
引用特許：
前のページに戻る
