特許

J-GLOBAL ID：200903053099836123

接合型FET半導体装置

発明者： ミットレーナー、ハインツ ,  ヴァイネルト、ウルリッヒ
出願人/特許権者： サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト
代理人 (1件)： 山口 巖
公報種別：公表公報
出願番号（国際出願番号）：特願2000-561663
公開番号（公開出願番号）：特表2002-521823
出願日： 1999年07月12日
公開日（公表日）： 2002年07月16日
要約：

【要約】高ドープされた接触層(8)を有するソースとしての第1接触部(7)を、その表面(4)上にゲートとしての2つの第2接触部(9)間に含んでいるJ-FET半導体装置に関する。3つの接触部は各々第2半導体領域(5、6)と接続しており、その際第1と第2半導体領域(2、3、5、6)は対抗する導電形を有しており、第2接触部と接続している第2半導体領域は、3つの第2半導体領域の水平面上の突出部内で部分的に重複し、かつ第1半導体領域内の3つの第2半導体領域間にチャネル領域(11)が形成されるよう、第1接触部と接続している第2半導体領域の下方の第1半導体領域内に延びている。

請求項（抜粋）：

高ドープされた接触層(8)を有するソースとしての第1接触部(7)を、その第1の表面(4)上に、ゲートとしての2つの第2接触部(9)間に含んでいる、第1半導体領域(2、3)を有する縦形のJ-FET半導体装置において、3つの接触部(7、9)が各々第2半導体領域(5、6)と接続しており、その際第1と第2半導体領域(2、3、5、6)は反対の導電形を有し、第2接触部(9)と接続している第2半導体領域 (5)が、第1接触部(7)と接続している第2半導体領域(6)の下方の第1半導体領域(2、3)内に延びており、その結果水平面上の突出部内で3つの第2半導体領域(5、6)が少なくとも部分的に重複しており、第1半導体領域(2、3)内の3つの第2半導体領域(5、6)間に少なくとも1つのチャネル領域(11)が形成されたことを特徴とする縦形J-FET装置。

IPC (3件)：

H01L 29/80 ,  H01L 21/337 ,  H01L 29/808

FI (2件)：

H01L 29/80 V ,  H01L 29/80 C

Fターム (7件)：

5F102GB04 ,  5F102GC09 ,  5F102GD04 ,  5F102GJ02 ,  5F102GR07 ,  5F102HC01 ,  5F102HC07

引用特許：

出願人引用 (2件)

• 電流制限のための半導体装置
  公報種別：公表公報   出願番号：特願平9-523201   出願人：シーメンスアクチエンゲゼルシヤフト
• 炭化ケイ素水平チャネルの緩衝ゲート用半導体ディバイス
  公報種別：公表公報   出願番号：特願2000-559600   出願人：クリーインコーポレイテッド