特許

J-GLOBAL ID：200903053406030778

半導体記憶装置

発明者： 宅見 宗則 ,  平田 義治 ,  三木 和彦 ,  柿添 和彦 ,  藤本 卓也 ,  葛西 央倫
出願人/特許権者： 岩手東芝エレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-010239
公開番号（公開出願番号）：特開2002-216488
出願日： 2001年01月18日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。【解決手段】ノアタイプのフラッシュメモリにおいて、複数の不揮発性のメモリセルトランジスタCellが配列されてなり、各メモリセルトランジスタの各ソースは共通に1本のソース線20に接続されたセルアレイブロック10と、メモリセルトランジスタを選択するための複数本のビット線12,13 および複数本のワード線14と、メモリセルトランジスタの読み出し動作中に並行してビット線の少なくとも一部のリセット動作を行うリセットトランジスタ23とを具備する。

請求項（抜粋）：

複数の不揮発性のメモリセルトランジスタが配列されてなり、各メモリセルトランジスタの各ソースは共通にソース線に接続されたメモリセルアレイと、前記メモリセルトランジスタを選択するための複数本のビット線および複数本のワード線と、前記メモリセルトランジスタの読み出し動作中に並行して前記ビット線の少なくとも一部のリセット動作を行うビット線リセット回路とを具備することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 16/04

FI (2件)：

G11C 17/00 634 B ,  G11C 17/00 622 A

Fターム (3件)：

5B025AD05 ,  5B025AD11 ,  5B025AE08

引用特許：

審査官引用 (3件)

• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願平10-058360   出願人：三洋電機株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-083442   出願人：松下電器産業株式会社
• 特開平4-034798