特許

J-GLOBAL ID：200903053519033269

半導体装置及びその製造方法

発明者： 四元 聡 ,  坂上 栄人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2004-262878
公開番号（公開出願番号）：特開2006-080310
出願日： 2004年09月09日
公開日（公表日）： 2006年03月23日
要約：

【課題】 異なる深さ及び広さを有する埋め込み素子分離領域において、それぞれがボイドフリーの構造を有することを目的とする。【解決手段】 第1の素子分離領域20を有するメモリセル領域と、前記第1の素子分離領域20よりも間口が広く、かつ、中央部21aの深さが周辺部の深さ及び前記第1の素子分離領域20の深さよりも深い、第2の素子分離領域21bを有する第2の素子形成領域とを有することを特徴とする。【選択図】 図4

請求項（抜粋）：

第1の素子形成領域および第2の素子形成領域を有する半導体基体と、 前記第1の素子形成領域に所定の幅および所定の深さを有するよう形成された第1の素子分離領域と、 前記第2の素子形成領域に前記所定の幅より広い幅を有するよう形成された第2の素子分離領域であって、中央部の深さが前記所定の深さおよび周辺部の深さより深く形成された第2の素子分離領域と を具備したことを特徴とする半導体装置。

IPC (7件)：

H01L 21/76 ,  H01L 27/08 ,  H01L 27/10 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788

FI (5件)：

H01L21/76 L ,  H01L27/08 331A ,  H01L27/10 481 ,  H01L27/10 434 ,  H01L29/78 371

Fターム (52件)：

5F032AA34 ,  5F032AA35 ,  5F032AA44 ,  5F032AA67 ,  5F032BA02 ,  5F032BA03 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032CA24 ,  5F032DA23 ,  5F032DA24 ,  5F032DA30 ,  5F032DA33 ,  5F032DA43 ,  5F048AA04 ,  5F048AB01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BE02 ,  5F048BG13 ,  5F083EP03 ,  5F083EP27 ,  5F083EP55 ,  5F083EP56 ,  5F083JA04 ,  5F083JA36 ,  5F083JA37 ,  5F083NA01 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA03 ,  5F101BA05 ,  5F101BA07 ,  5F101BA17 ,  5F101BA23 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BB02 ,  5F101BD02 ,  5F101BD35 ,  5F101BD36 ,  5F101BH02 ,  5F101BH03 ,  5F101BH09 ,  5F101BH15 ,  5F101BH16

引用特許：

出願人引用 (1件)

• 半導体メモリ集積回路及びその製造方法
  公報種別：公開公報   出願番号：特願2001-171612   出願人：株式会社東芝