特許

J-GLOBAL ID：200903053645840196

半導体装置とその製造方法

発明者： 菊地 修一 ,  西部 栄次
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-125380
公開番号（公開出願番号）：特開2001-308321
出願日： 2000年04月26日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 所望耐圧を確保したまま、低オン抵抗化を可能にする。【解決手段】 半導体基板1にゲート絶縁膜8を介して形成されたゲート電極10と、このゲート電極10に隣接するように形成されたLP層5(P型ボディー領域)と、このLP層5内に形成されたN型のソース領域12並びにチャネル領域11と、前記LP層5と離間された位置に形成されたN型のドレイン領域13と、このドレイン領域13を取り囲むように形成されたLN層4(ドリフト領域)とを有する半導体装置で、前記ゲート電極10下に前記LP層5に連なるP型層9が形成されていることを特徴とする。

請求項（抜粋）：

半導体基板にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極に隣接するように形成された第1導電型ボディー領域と、この第1導電型ボディー領域内に形成された第2導電型のソース領域並びにチャネル領域と、前記第1導電型ボディー領域と離間された位置に形成された第2導電型のドレイン領域と、このドレイン領域を取り囲むように形成された第2導電型のドリフト領域とを有する半導体装置において、前記ゲート電極下に前記第1導電型ボディー領域に連なる第1導電型の不純物層が形成されていることを特徴とする半導体装置。

FI (3件)：

H01L 29/78 301 D ,  H01L 29/78 301 W ,  H01L 29/78 301 X

Fターム (13件)：

5F040DA20 ,  5F040DA22 ,  5F040EB01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040ED09 ,  5F040EF02 ,  5F040EF11 ,  5F040EF13 ,  5F040EF18 ,  5F040EK01 ,  5F040EM02

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-096929   出願人：新電元工業株式会社