特許
J-GLOBAL ID:200903053686297316

映像信号処理装置

発明者:
出願人/特許権者:
代理人 (1件): 小池 隆彌
公報種別:公開公報
出願番号(国際出願番号):特願平10-188360
公開番号(公開出願番号):特開2000-020008
出願日: 1998年07月03日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】 液晶表示装置などにおいて、ユーザーに委ねられていた分周比調整および位相調整は、ユーザーにとって難しく、かつ、面倒であり、その結果、低い画質のまま使用してしまうことが懸念される。【解決手段】 入力された映像信号をアナログ・デジタル変換1し、そのサンプルされた映像信号に対して、その隣り合った絵素同士の差分の絶対値の2乗を取り、更に、それを全画面において総和を取るように演算処理10を行う。その処理を、水平同期信号に対してサンプルのためのドットクロックを発生する手段9により、その分周比をマイコン8から適時変化させることと、そのドットクロックに対してマイコン8により、遅延をかけることのできる回路4により、位相遅延量も適時変化させることで、演算処理回路10とマイコン8により、その分周比、クロック位相に対してのピークを検出することにより、分周比、クロック位相を最適なものにあわせる。
請求項(抜粋):
映像信号をデジタル処理して表示する映像信号処理装置において、隣り合う絵素の信号レベルの差の絶対値の2乗を計算し、また、該計算値の1画面分の総和を取る演算回路と、映像信号から分離された、水平同期信号を遅延させる遅延回路と、分周回路を有するクロック発生回路を具備し、前記演算回路の演算結果により、前記遅延回路の遅延量と前記クロック発生回路の分周回路の分周数を制御することにより、映像信号適切にサンプリングできるサンプリング位相および分周比を調整することを特徴とする映像信号処理装置。
IPC (5件):
G09G 3/20 623 ,  G09G 3/36 ,  G09G 5/00 550 ,  H04N 5/06 ,  H04N 5/66
FI (5件):
G09G 3/20 623 M ,  G09G 3/36 ,  G09G 5/00 550 H ,  H04N 5/06 Z ,  H04N 5/66 B
Fターム (44件):
5C006AA11 ,  5C006AC21 ,  5C006AF72 ,  5C006AF81 ,  5C006BB11 ,  5C006BC12 ,  5C006BF03 ,  5C006BF28 ,  5C006EC11 ,  5C006FA16 ,  5C020AA16 ,  5C020AA35 ,  5C020CA15 ,  5C058AA06 ,  5C058BA04 ,  5C058BA33 ,  5C058BB04 ,  5C058BB08 ,  5C080AA10 ,  5C080BB05 ,  5C080DD06 ,  5C080DD30 ,  5C080FF09 ,  5C080GG02 ,  5C080GG08 ,  5C080GG09 ,  5C080GG10 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ05 ,  5C082AA01 ,  5C082AA02 ,  5C082BA02 ,  5C082BA12 ,  5C082BC03 ,  5C082CA21 ,  5C082CA81 ,  5C082CA85 ,  5C082CB01 ,  5C082DA01 ,  5C082DA76 ,  5C082MM09 ,  5C082MM10
引用特許:
審査官引用 (2件)

前のページに戻る