データ処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：高田守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-115808
公開番号（公開出願番号）：特開平6-324985
出願日： 1993年05月18日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 CPUを介さずにシリアルデータ通信方式でPROMに対するデータ書き込みあるいは読み出しを行えるようにする。【構成】データコマンド信号が入力され、該コマンド信号に基づいて、次に入力されるビット直列データのアドレス信号及びデータ信号をそれぞれアドレスレジスタ及びデータレジスタに入力するタイミングと、アドレスレジスタ及びデータレジスタからそれぞれ前記アドレスバス及びデータバスに出力させるタイミングとを制御する制御信号を生成する制御回路と、前記アドレスバスからのアドレス信号と前記データバスからのデータ信号を受け、データ書き込み及びデータ読み出しの行われるPROMとを備える。

請求項（抜粋）：

データ書き込みの可能なデータ記憶領域と、前記データ記憶領域への書き込みデータを記憶保持する第1の記憶保持手段と、前記データ記憶領域の書き込みアドレスを記憶保持する第2の記憶保持手段と、前記データ記憶領域に対する命令コマンドが入力され、該命令コマンドに基づいて、シリアル・インターフェースを介して入力される書き込みデータを前記第1の記憶保持手段に入力させるタイミング及び前記第1の記憶保持手段から出力させるタイミングと、シリアル・インターフェースを介して入力される書き込みアドレスを第2の記憶保持手段に入力させるタイミング及び前記第2の記憶保持手段から出力させるタイミングとを制御する制御信号を生成する第1の制御回路とを備えたことを特徴とするデータ処理装置。

引用特許：

審査官引用 (15件)

特開平4-114289
特開平2-297682
特開平3-218551

全件表示

前のページに戻る