特許
J-GLOBAL ID:200903053703995189
半導体集積回路のテスト方法及びテスト回路
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平11-060513
公開番号(公開出願番号):特開2000-258499
出願日: 1999年03月08日
公開日(公表日): 2000年09月22日
要約:
【要約】【課題】 テスト方法の簡易化と測定時間の短縮化を実現する。【解決手段】 被測定ピンDiの入力回路1-1の後に設けられたレジスタ回路2-1の出力部にスイッチ回路3を設ける。スイッチ回路3の一方の接点をレジスタ回路2-1の出力に接続し、もう一方の接点を判定用ピンDoに接続する。レジスタ回路2-1,2-2はクロック信号Cで制御される。被測定ピンDiのテストを実施する場合には、テストモード信号TSTを入力する。これにより、スイッチ回路3がオン状態となり、レジスタ回路2-1の出力と判定用ピンDoとがスイッチ回路3を介して接続される。
請求項(抜粋):
半導体集積回路において、入力ピンあるいは入出力ピンに係るセットアップ時間とホールド時間が所定値を満足するか否かをテストするテスト方法であって、テスト時に、被測定ピンの後に設けられた初段のレジスタ回路の出力と判定用ピンとを接続して、被測定ピンに前記所定値の時間だけ安定させた入力データを与え、前記レジスタ回路に入力データが取り込まれているか否かを前記判定用ピンの出力で確認することにより、被測定ピンに係るセットアップ時間とホールド時間のテストを行うことを特徴とする半導体集積回路のテスト方法。
IPC (4件):
G01R 31/28
, G06F 11/22 310
, H01L 27/04
, H01L 21/822
FI (3件):
G01R 31/28 V
, G06F 11/22 310 H
, H01L 27/04 T
Fターム (18件):
2G032AA07
, 2G032AB06
, 2G032AD05
, 2G032AE07
, 2G032AK14
, 5B048AA20
, 5B048DD05
, 5B048EE02
, 5F038BE05
, 5F038DF05
, 5F038DF14
, 5F038DT02
, 5F038DT05
, 5F038DT10
, 5F038DT12
, 5F038DT17
, 5F038DT19
, 5F038EZ20
引用特許:
審査官引用 (2件)
-
特開平4-363676
-
半導体集積回路
公報種別:公開公報
出願番号:特願平7-345874
出願人:日本電気株式会社
前のページに戻る