特許

J-GLOBAL ID：200903053757277680

GaN系半導体素子

発明者： 池田 成明 ,  吉田 清輝 ,  野村 剛彦 ,  賀屋 秀介 ,  新山 勇樹 ,  岩見 正之 ,  佐藤 義浩 ,  神林 宏 ,  加藤 禎宏
出願人/特許権者： 古河電気工業株式会社
代理人 (1件)： 松下 亮
公報種別：公開公報
出願番号（国際出願番号）：特願2009-050749
公開番号（公開出願番号）：特開2009-239275
出願日： 2009年03月04日
公開日（公表日）： 2009年10月15日
要約：

【課題】小さいオン抵抗を維持しながら閾値を確実にプラスに引き上げ、実効的にノーマリオフになるGaN系半導体素子を提供する。【解決手段】電界効果トランジスタ20では、サファイア基板1上に、バッファ層2と、チャネル層(アンドープGaN層)3と、電子供給層(アンドープAlGaN層)4とを順に積層している。電子供給層4上のソース部分にnpn積層構造9が形成され、積層構造9上にソース電極Sが形成されている。電子供給層4のドレイン部分にドレイン電極Dが形成され、そのゲート部分に形成された開口部11に絶縁膜8が形成されている。ゲート電極Gに順方向に閾値以上の電圧を印加すると、反転層Aと反転層Bが形成されてドレイン電流が流れる。p型(In)GaN層6の厚さやその不純物濃度を変えることで、閾値電圧を制御することができる。ドリフト層12によりゲート電極Gとドレイン電極D間の電界集中が緩和され、耐圧が向上する。【選択図】図1

請求項（抜粋）：

GaN系半導体からなる導電性の半導体層と、 前記半導体層上の一部に積層された、GaN系半導体からなる第1のnpn積層構造と、 前記npn積層構造上に形成されたソース電極と、 前記半導体層上に形成されたドレイン電極と、 少なくとも前記npn積層構造の側壁部分、および前記半導体層上の他の部分に形成された絶縁膜と、 前記絶縁膜上に形成されたゲート電極と、 を備えることを特徴とするGaN系半導体素子。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/80

FI (2件)：

H01L29/80 H ,  H01L29/80 V

Fターム (30件)：

5F102FA01 ,  5F102FA02 ,  5F102GB01 ,  5F102GB05 ,  5F102GC01 ,  5F102GC07 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GL08 ,  5F102GL15 ,  5F102GL18 ,  5F102GM04 ,  5F102GM10 ,  5F102GN04 ,  5F102GN08 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR12 ,  5F102GR13 ,  5F102GR15 ,  5F102GS06 ,  5F102GV08 ,  5F102GV09 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15

引用特許：

審査官引用 (3件)

• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平11-006013   出願人：古河電気工業株式会社
• MIS型電界効果トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2006-228027   出願人：ローム株式会社
• 電界効果半導体装置
  公報種別：公開公報   出願番号：特願2007-209037   出願人：サンケン電気株式会社, 国立大学法人山梨大学