特許

J-GLOBAL ID：200903053775723604

デジタル信号処理回路

発明者： 中川 智雄 ,  加代 孝男
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-178980
公開番号（公開出願番号）：特開平7-078104
出願日： 1993年07月20日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 従来用いられている画像データ並び換え装置の画像メモリー制御用アドレス生成回路のメモリー量を半分にして回路規模を削減することを目的とする。【構成】 1ページ分の画像メモリーとm個のアドレスを記録するアドレスメモリー104と、アドレスメモリー104の出力を切り替えるセレクタ105と、セレクタ105出力を入力として画像メモリー103を制御する読み出しアドレス生成部107と書き込みアドレス生成部108、アドレスメモリーの読み出しアドレスを生成するアドレスメモリー読み出しアドレス生成部106と、アドレスメモリー104に保存されているデータの並び換えを行うアドレスメモリー並べ換え制御部109とを備えることにより画像メモリーの制御アドレスを生成することができる。

請求項（抜粋）：

複数のブロックを1ページとする場合に、入力される画像データを前記各ページ毎に画像メモリーに記録してから1つ以上のブロックからなる小ブロック単位で並び替えて出力するデジタル信号処理回路であって、前記1ページをm個の大ブロックに分割し、まず前記大ブロック毎に並び換える第1並び替え手段と、次に前記大ブロック内で並び換える第2並び替え手段とを備え、また第1並び替え手段で前記画像メモリーの上位アドレスを制御し、第2並び替え手段で前記画像メモリーの下位アドレスを制御し、1ページ分の画像メモリーと前記m個の大ブロックに対する画像メモリーの上位アドレスを記録するアドレスメモリー、前記アドレスメモリーの出力を切り替えるセレクタ、前記画像メモリーの読み出し用の下位アドレスを生成して前記セレクタの出力とあわせて画像メモリーの読み出しを制御する読み出しアドレス生成部、前記画像メモリーの書き込み用の下位アドレスを生成して前記セレクタの出力とあわせて画像メモリーの書き込みを制御する書き込みアドレス生成部、前記画像メモリーの書き込みと読み出しアドレスを生成するために前記アドレスメモリーの読み出しアドレスを生成するアドレスメモリー読み出しアドレス生成部、前記アドレスメモリーに保存されているデータの並び換えを行うアドレスメモリー並び換え制御部を備えたことを特徴とするデジタル信号処理回路。

IPC (7件)：

G06F 12/00 580 ,  G06T 1/00 ,  G06T 1/60 ,  G11B 20/10 311 ,  H04N 5/907 ,  H04N 5/92 ,  H04N 5/93

FI (4件)：

G06F 15/64 450 F ,  G06F 15/66 A ,  H04N 5/92 H ,  H04N 5/93 Z

引用特許：

審査官引用 (3件)

• アドレス発生回路の誤り検出回路
  公報種別：公開公報   出願番号：特願平3-248844   出願人：松下電器産業株式会社
• 特開平2-073590
  
• 特開平4-265083