特許
J-GLOBAL ID：200903053890827626
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-170602
公開番号（公開出願番号）：特開平11-015545
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 電源電圧の電圧変動に対する基準電圧の変動の小さい低消費電力かつ低電圧型の半導体装置を提供する。【解決手段】 基準電圧生成回路において、インバータ接続されたpチャネル電界効果トランジスタ6とnチャネル電界効果トランジスタ7とのゲート同士を接続し、かつゲート-ドレイン間を短絡しておく。さらに、電源電圧VDDを受ける高電位部4と接地部5との間に、インバータと定電流回路8とを直列に介設する。nチャネル電界効果トランジスタ7のソースの電圧を内部回路の低電位側基準電圧として出力端子3から出力する。内部回路の高電位側基準電圧となる電源電圧VDDと低電位側基準電圧Vout との間の電位差が両トランジスタ6,7双方のしきい値を加えた値以上に確保され、内部回路内のpチャネル及びnチャネル電界効果トランジスタの動作に必要な電位差が常に得られる。
請求項（抜粋）：
電源電圧を受ける高電位部と、接地に接続される接地部と、上記高電位部-接地部間に介設され複数のトランジスタを配設してなる内部回路と、該内部回路の低電位側基準電圧を生成するための基準電圧生成回路とを備えた半導体装置であって、上記基準電圧生成回路は、インバータを構成するように接続され、互いのゲート同士が接続され、かつゲート-ドレイン間が短絡されてなるpチャネル電界効果トランジスタ及びnチャネル電界効果トランジスタと、上記nチャネル電界効果トランジスタのソースと上記接地部との間に介設され上記pチャネル電界効果トランジスタ及びnチャネル電界効果トランジスタに定電流を流すための定電流回路とを備え、上記nチャネル電界効果トランジスタのソースからの出力電圧を上記内部回路の低電位側基準電圧に用いる一方、上記高電位部の電圧を上記内部回路の高電位側基準電圧に用いるように構成されていることを特徴とする半導体装置。
IPC (3件)：
G05F 3/24
, H01L 27/04
, H01L 21/822
G05F 3/24 B
, H01L 27/04 B
