特許

J-GLOBAL ID：200903054036877764

半導体装置の製造方法および基板処理装置

発明者： 佐野 敦
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-216314
公開番号（公開出願番号）：特開2009-049316
出願日： 2007年08月22日
公開日（公表日）： 2009年03月05日
要約：

【課題】安定かつ良好な制御性をもって薄膜を形成する。 【解決手段】成膜装置40はウエハ2を処理する処理室41と、処理室41内に原料ガスを供給する原料ガス供給管56A、56Dと、処理室41内にオゾンガスを供給するオゾンガス供給管59Bとを備えており、処理室41内にオゾンガスを供給してウエハ2の表面にシリコン酸化膜を形成し、その後、原料ガスの供給とオゾンガスの供給とを連続して複数回繰り返すことで、シリコン酸化膜上に高誘電率膜を形成する。一つの処理室内で連続して界面層としてのシリコン酸化膜とハフニウムシリケート膜を形成できるので、効率的に極薄いシリコン酸化膜を界面にもつハフニウムシリケート膜を形成できる。 【選択図】図3

請求項（抜粋）：

処理室内に基板を搬入するステップと、 前記処理室内にオゾンガスを供給して基板表面に酸化膜を形成するステップと、 前記処理室内に原料ガスを供給するステップと、前記処理室内にオゾンガスを供給するステップと、を連続して複数回繰り返すことで前記酸化膜上に金属酸化膜を形成するステップと、 前記金属酸化膜形成後の基板を前記処理室内から搬出するステップと、 を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/316 ,  H01L 21/31

FI (2件)：

H01L21/316 X ,  H01L21/31 B

Fターム (24件)：

5F045AA04 ,  5F045AA08 ,  5F045AB31 ,  5F045AC07 ,  5F045AC11 ,  5F045DC51 ,  5F045DC63 ,  5F045DP03 ,  5F045EE14 ,  5F045EE19 ,  5F045EF05 ,  5F045EH16 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BF02 ,  5F058BF06 ,  5F058BF07 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BF52 ,  5F058BJ01

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法および基板処理装置
  公報種別：再公表公報   出願番号：JP2005000751   出願人：株式会社日立国際電気