特許
J-GLOBAL ID:200903054046055673

低歪高効率整合回路

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-146697
公開番号(公開出願番号):特開平10-335980
出願日: 1997年06月04日
公開日(公表日): 1998年12月18日
要約:
【要約】 (修正有)【課題】 低歪かつ高効率な高出力増幅器を実現する整合回路構成を提供する。【解決手段】 インピーダンス整合のための直列インダクタ101、並列キャパシタ103、ドレインバイアス回路104及びDC阻止用のキャパシタ105で構成される。本回路構成は並列キャパシタ103として容量にバイアス依存性を有するキャパシタを用いることを特徴とする。容量にバイアス依存性を持つキャパシタとしては、(Bax Sr1-x )TiO3 などの薄膜キャパシタがあげられる。整合回路にこのキャパシタを用いることにより、出力電力の増加、即ち整合回路のキャパシタに印加される電圧の増加に伴って、整合状態を変化させることができる。トランジスタの出力と歪特性を最も良くする整合条件をそれぞれ評価しておき、出力電力の増加に伴って整合条件が出力重視整合から歪重視整合に移り変わるように設計する。
請求項(抜粋):
インピーダンス整合用として容量にバイアス電圧依存性のあるキャパシタを有することを特徴とする整合回路。
IPC (3件):
H03H 11/28 ,  H03F 1/32 ,  H03F 3/60
FI (3件):
H03H 11/28 ,  H03F 1/32 ,  H03F 3/60
引用特許:
審査官引用 (8件)
  • 特開平3-101511
  • 特開平3-066211
  • 特開平3-066210
全件表示

前のページに戻る