特許

J-GLOBAL ID：200903054145551143

低電力DRAMおよびその電力消費の減少方法

発明者： エス. シェフィールド イートン ジュニア
出願人/特許権者： 日鉄セミコンダクター株式会社 ,  ユナイテッド メモリーズ インコーポレイテッド
代理人 (1件)： 萼 経夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-092308
公開番号（公開出願番号）：特開平6-028855
出願日： 1993年03月26日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】 DRAMにおけるリフレッシュ動作または書き込み動作のための電力消費を低減すること。【構成】 低電力DRAMは、ビット線、ワード線、メモリセル、センスアンプを有し、さらにVccより低い非ゼロ電圧を発生する手段と、メモリセルにデータ値を書き込むために、前記電圧を前記ビット線に印加する手段とを備える。論理「1」を、最小Vcc値から1スレッショルド電圧を減算した値として再設定し、この中間電圧を、センスアンプを介して、リフレッシュ中にビット線に印加し、ドライバを制御する比較器によって制御する。電源電圧が上昇した時でも、この中間電圧は、固定した基準電圧との比較によって、一定に保たれ、制御されたより低い電圧を用いるため、メモリセルのデータ書込み用電力を減少させる。

請求項（抜粋）：

指定された最小電源電圧を有し、内部のトランジスタがスレッショルド電圧を有する集積回路DRAMにおける電力消費を減少させる方法であって、リフレッシュ動作のためのビット線電圧を、実質的に前記指定された最小電源電圧から前記スレッショルド電圧を減算した値に制限することを特徴とする方法。

IPC (2件)：

G11C 11/408 ,  G11C 11/409

FI (2件)：

G11C 11/34 354 G ,  G11C 11/34 353 E

引用特許：

審査官引用 (4件)

• 特開平4-011386
  
• 特開平2-210688
  
• ダイナミツク型半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-161899   出願人：株式会社東芝
• 特開平3-212893