自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：萩野平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-347746
公開番号（公開出願番号）：特開2001-166003
出願日： 1999年12月07日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】スキャン回路を用いたバーンインテスト時に、スキャンの入力と出力で使用する端子以外のI/Oセルに対しては、適切なストレスを印加することができない。【解決手段】 I/Oセル101は、バーンインテスト時にバーンインテストモード信号Mによって出力となり、出力信号選択回路105では、ポート出力信号設定レジスタ106の出力が選択される。テストROM102には、定期的にポート出力信号設定レジスタ106に“H”と“L”を交互に設定する命令を書いておく。この回路構成によって、バーンイン時にはI/Oセルから“H”と“L”が交互に出力され、I/Oセルに対して適切なストレスを印加することができる。

請求項（抜粋）：

CPUを備えた半導体集積回路において、テストモード時にCPUを動作させる命令を書き込んだテストROMによって、テスト時にI/Oセルに“H”と“L”を出力するポート信号出力設定レジスタを具備したことを特徴とする自己診断テスト回路機能を備えた半導体集積回路。

IPC (6件)：

G01R 31/28 , G06F 11/22 330 , G06F 11/22 340 , G06F 15/78 510 , H01L 27/04 , H01L 21/822

FI (5件)：

G06F 11/22 330 F , G06F 11/22 340 F , G06F 15/78 510 K , G01R 31/28 V , H01L 27/04 T

Fターム (36件)：

2G032AA03 , 2G032AA07 , 2G032AB02 , 2G032AC10 , 2G032AD01 , 2G032AE08 , 2G032AE10 , 2G032AE12 , 2G032AG09 , 2G032AH03 , 2G032AK16 , 2G032AK19 , 2G032AL11 , 5B048AA20 , 5B048CC06 , 5B048DD01 , 5B048DD10 , 5B048FF01 , 5B062AA10 , 5B062CC03 , 5B062JJ05 , 5F038BE02 , 5F038BE05 , 5F038DF04 , 5F038DF05 , 5F038DT03 , 5F038DT06 , 5F038DT08 , 5F038DT15 , 5F038DT19 , 5F038EZ20 , 9A001BB03 , 9A001BB05 , 9A001HH34 , 9A001KK37 , 9A001LL06

引用特許：

出願人引用 (3件)

特許第2863593号
マイクロコンピュータ
公報種別：公開公報出願番号：特願平5-311106 出願人：日本電気株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平10-007944 出願人：三菱電機株式会社

審査官引用 (4件)

特許第2863593号
特許第2863593号
マイクロコンピュータ
公報種別：公開公報出願番号：特願平5-311106 出願人：日本電気株式会社

全件表示

前のページに戻る