特許

J-GLOBAL ID：200903054192334134

半導体記憶装置

発明者： 山田 重和
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-173097
公開番号（公開出願番号）：特開平9-027195
出願日： 1995年07月10日
公開日（公表日）： 1997年01月28日
要約：

【要約】【課題】電気的消去及び書込みが可能な不揮発性メモリセルを備える半導体記憶装置、たとえば、フラッシュ・メモリに関し、メモリセルの書込み特性の劣化に対して、書込み効率を上昇させ、書込みに要する時間が増大しないようにする。【解決手段】書換え回数が設定値を越えない間は、ドレイン印加用電圧制御信号WS=Lレベル、nMOSトランジスタ48=OFFとし、ドレイン印加用電圧VDRAINを出力し、書換え回数が設定値を越えた場合には、ドレイン印加用電圧制御信号WS=Hレベル、nMOSトランジスタ48=ONとし、ドレイン印加用電圧VDRAINを高める。

請求項（抜粋）：

電気的消去及び書込みが可能な不揮発性メモリセルを備える半導体記憶装置において、書込みモード時に前記不揮発性メモリセルのドレインに印加すべきドレイン印加用電圧を発生し、かつ、制御により前記ドレイン印加用電圧を高めることができるようにされたドレイン印加用電圧発生回路と、前記ドレイン印加用電圧を高める書換え回数を設定することができ、書換え回数が設定値を越えた場合には、前記ドレイン印加用電圧を高めるように、前記ドレイン印加用電圧発生回路を制御する制御回路とを設けていることを特徴とする半導体記憶装置。

FI (2件)：

G11C 17/00 510 A ,  G11C 17/00 309 F

引用特許：

審査官引用 (2件)

• 特開平4-102981
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-269991   出願人：三菱電機株式会社