特許
J-GLOBAL ID：200903054207448336

半導体集積回路の差動増幅器

発明者：
佐藤 秀暁

佐藤 秀暁 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平8-133131
公開番号（公開出願番号）：特開平9-321555
出願日： 1996年05月28日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 出力バイアス電圧を安定化させる。【解決手段】 負荷抵抗5と6は同じ抵抗値であり、出力端子out1、out2の出力バイアス電圧Vout1、Vout2の平均電圧Vom(ここではVom=Vout1=Vout2)を検出端子dtcに出力するための抵抗11と12は、負荷抵抗に比べて充分大きく、相等しい抵抗値を有する。電圧比較器8は演算増幅器であり、その反転入力端子(-)には出力バイアス電圧の設計値VrQが入力される。Vom>VrQとなると、電圧比較器8の出力電圧が上昇して電流源FET3のゲート電圧を上昇させ、電流源FET3の動作電流Isが増加し、負荷抵抗に流れるバイアス電流が増加し、Vomは降下してVrQと同じ値に制御される。またVom<VrQとなると、電圧比較器8の出力電圧が降下してIsが減少するので、負荷抵抗のバイアス電流が減少し、Vomは降下してVrQと同じ値に制御される。
請求項（抜粋）：
各第1電極がそれぞれの負荷抵抗を介して第1電源に接続され、第2電極が共通接続され、各制御電極を差動入力端子とし、前記各第1電極を差動出力端子とする一対のトランジスタと、前記差動トランジスタの第2電極と第2電源の間に接続された電流源トランジスタと、前記各差動出力端子のバイアス電圧の加重平均電圧を検出するバイアス検出手段と、前記加重平均電圧と予め設定されている基準電圧との差電圧に応じて前記電流源トランジスタの制御電極に印加する電圧を変化させることにより、前記加重平均電圧を前記基準電圧に等しくなるように制御するバイアス制御手段とを備えたことを特徴とする半導体集積回路の差動増幅器。
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM