特許
J-GLOBAL ID：200903054215797170
同期式半導体メモリ装置のデータ出力バッファ
発明者：
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-246705
公開番号（公開出願番号）：特開平6-203563
出願日： 1993年10月01日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】外部からのクロック信号に同期して効率よく読出及び書込動作を遂行できるデータ出力バッファをもつ同期式半導体メモリ装置を提供する。【構成】RAS信号処理部100、CAS信号処理部200からの信号RLINF、CLINFに応じて回路300から制御信号RCLATを出力してデータ出力バッファ400を制御する。信号SCは外部から印加されるシステムクロックで、信号PIR、PICはRAS及びCAS信号がエネーブルとされた後にトリガアップされる信号SCに同期してRAS及びCAS信号を基に発生される。信号RL及びCLはアドレス信号を組合せた信号である。信号PIRDは信号PIRを信号SCの所定のパルス分遅延させて発生される。そして、信号PRIDが論理1の間、信号RLINFのいずれかと信号CLINFのいずれかとが論理1となり信号RCLATが論理1で出力され、その間にデータが出力される。
請求項（抜粋）：
データ出力バッファを有する半導体メモリ装置において、前記データ出力バッファを制御する信号が、アドレス信号の入力を許容する信号と、所定の論理状態の複数の信号を組合せた組合せ信号とを基に、所定のクロック信号の状態に応答して発生されるようになっていることを特徴とする半導体メモリ装置。
引用特許：
前のページに戻る
