特許

J-GLOBAL ID：200903054397098441

メモリ制御装置

発明者： 石川 祐司
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 加藤 卓
公報種別：公開公報
出願番号（国際出願番号）：特願2003-368203
公開番号（公開出願番号）：特開2005-135036
出願日： 2003年10月29日
公開日（公表日）： 2005年05月26日
要約：

【課題】 簡単安価な構成により、実装メモリの容量の違いに柔軟に対処でき、シャドウ領域からのアクセスに対しても書き込み制限を確実に行なえ、プログラムの暴走などの不具合を確実に検出することができるようにする。【解決手段】 閾値レジスタ2に、アドレス信号ADDRの値の大小関係により書き込み制限区画を識別するための唯一の閾値アドレスを格納し、アドレス信号の一部と閾値レジスタが保持する値の大小関係を検出するアドレス比較部5、デバイス選択信号CS_0と、アドレス比較部5の比較結果に基づきメモリデバイスに対する書き込み制御信号をマスクするマスク制御部6を設ける。アドレス信号ADDRの値と閾値アドレスが書き込み制限を行なうべき所定の大小関係にあることをアドレス比較部5が検出している場合、メモリデバイスに対する書き込みアクセスを無効とする。【選択図】 図1

請求項（抜粋）：

少なくともデバイス選択信号、アドレス信号、および書き込み制御信号によりアクセスされるメモリデバイスに対するアクセス制御を行なうメモリ制御装置において、 前記アドレス信号が前記メモリデバイスを配置するアドレス領域を含む範囲内にあるときに、アクセス対象として前記メモリデバイスを選択するデバイス選択信号を生成するアドレスデコード部と、 前記アドレス信号のアドレス値との大小関係により書き込み制限区画を識別するための唯一の閾値アドレスを保持する閾値レジスタと、 前記アドレス信号の一部と前記閾値レジスタが保持する閾値アドレス値の大小関係を検出するアドレス比較部と、 前記デバイス選択信号と、前記アドレス比較部の比較結果に基づき前記メモリデバイスに対する書き込み制御信号をマスクするマスク制御部とを有し、 前記アドレス信号のアドレス値と前記閾値アドレスが書き込み制限を行なうべき所定の大小関係にあることを前記アドレス比較部が検出している場合、前記マスク制御部が前記メモリデバイスに対する書き込み制御信号をマスクし、書き込み制限区画内への書き込みアクセスを無効とすることを特徴とするメモリ制御装置。

IPC (1件)：

G06F12/14

FI (1件)：

G06F12/14 310H

Fターム (3件)：

5B017AA02 ,  5B017BA01 ,  5B017CA04

引用特許：

出願人引用 (1件)

• 誤書込み保護装置
  公報種別：公開公報   出願番号：特願平3-291135   出願人：松下電器産業株式会社