特許

J-GLOBAL ID：200903054467834850

半導体装置およびその製造方法

発明者： 長友 浩二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2007-274118
公開番号（公開出願番号）：特開2009-105155
出願日： 2007年10月22日
公開日（公表日）： 2009年05月14日
要約：

【課題】FinFETにおいて、従来のFinFETの構造に比してさらにチャネルに応力を印加することができる半導体装置を提供すること。【解決手段】Si基板1と、フィン11、フィン11の延在方向に平行な面上にゲート絶縁膜13を介して形成される所定の幅のゲート電極14、およびフィン11の延在方向に平行な面上のゲート電極14の両側に形成されるソース/ドレイン領域を含むFinFET10n,10pと、を備え、ゲート電極14上に形成され、応力印加層31,32の形成温度と室温での線膨張係数の差が、フィン11の形成温度と室温での線膨張係数の差と異なる導電性材料によって形成される応力印加層31,32と、応力印加層31,32上に形成され、フィン11よりもヤング率の大きい導電性材料からなるプラグ層33,34と、を備える。【選択図】 図2-1

請求項（抜粋）：

半導体基板と、 前記半導体基板上に形成され、延在方向にチャネル領域を介してソース/ドレイン領域を有する半導体層からなるフィン、および前記チャネル領域上に絶縁膜を介して形成されるゲート電極を含む電界効果型トランジスタと、 を備える半導体装置において、 前記ゲート電極上に形成され、該応力印加層の形成温度と室温での線膨張係数の差が、前記フィンの前記形成温度と室温での線膨張係数の差と異なる導電性材料によって形成される応力印加層と、 前記応力印加層上に形成され、前記フィンよりもヤング率の大きい導電性材料からなるプラグ層と、 を備えることを特徴とする半導体装置。

IPC (10件)：

H01L 29/78 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 21/76 ,  H01L 29/786

FI (16件)：

H01L29/78 301G ,  H01L27/08 102D ,  H01L21/28 Z ,  H01L21/88 S ,  H01L27/08 321C ,  H01L27/08 102B ,  H01L27/08 321F ,  H01L27/08 331E ,  H01L27/08 321D ,  H01L27/08 102C ,  H01L21/76 L ,  H01L29/78 617L ,  H01L29/78 617K ,  H01L29/78 613A ,  H01L29/78 618C ,  H01L29/78 626Z

Fターム (123件)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB08 ,  4M104BB18 ,  4M104BB19 ,  4M104BB34 ,  4M104BB36 ,  4M104CC05 ,  4M104DD72 ,  4M104FF06 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032AA69 ,  5F032AA84 ,  5F032BA01 ,  5F032BA05 ,  5F032BB06 ,  5F032CA17 ,  5F032DA23 ,  5F032DA28 ,  5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033HH15 ,  5F033HH19 ,  5F033HH25 ,  5F033HH28 ,  5F033MM05 ,  5F033PP15 ,  5F033QQ07 ,  5F033QQ24 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ48 ,  5F033RR06 ,  5F033VV06 ,  5F033XX19 ,  5F048AA04 ,  5F048AA08 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BB01 ,  5F048BB02 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BB13 ,  5F048BC01 ,  5F048BD01 ,  5F048BD06 ,  5F048BF01 ,  5F048BF02 ,  5F048BF07 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048BF19 ,  5F048BG13 ,  5F110AA01 ,  5F110BB04 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE11 ,  5F110EE15 ,  5F110EE22 ,  5F110EE36 ,  5F110GG02 ,  5F110GG12 ,  5F110GG30 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ22 ,  5F110NN02 ,  5F110NN23 ,  5F110QQ19 ,  5F140AA00 ,  5F140AB03 ,  5F140AC26 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BB05 ,  5F140BC06 ,  5F140BF15 ,  5F140BF17 ,  5F140BF18 ,  5F140BF23 ,  5F140BF25 ,  5F140BF27 ,  5F140BF28 ,  5F140BF40 ,  5F140BF42 ,  5F140BF47 ,  5F140BF60 ,  5F140BG34 ,  5F140BG40 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK20 ,  5F140CB04 ,  5F140CC03 ,  5F140CE07

引用特許：

出願人引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2005-178665   出願人：株式会社ルネサステクノロジ
• 国際公開第2004/090992号パンフレット