薄膜トランジスタ製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：眞鍋潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-043899
公開番号（公開出願番号）：特開2002-246606
出願日： 2001年02月20日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】薄膜トランジスタの製造方法に関し、同一基板にnチャネルとpチャネルの各TFTを形成する場合、多結晶Si膜の配向として、nチャネルに適する配向とpチャネルに適する配向をそれぞれ実現させ、優れた特性のCMOS回路を実現しようとする。【解決手段】ガラスなどの透明基板1上にアモルファスSi膜3を形成し、該アモルファスSi膜3を選択的にnチャネルTFTを形成するのに適した配向、即ち、主として〈100〉配向の多結晶Si膜3Nとして、また、選択的にpチャネルTFTを形成するのに適した配向、即ち、主として〈011〉或いは〈111〉配向の多結晶Si膜3Pとして結晶化し、多結晶Si膜3NにはnチャネルTFTを、また、多結晶Si膜3PにはpチャネルTFTを形成する。

請求項（抜粋）：

透明基板上にアモルファスSi膜を形成する工程と、次いで、該アモルファスSi膜を選択的にnチャネルTFTを形成するのに適した配向をもつ多結晶Si膜に、また、選択的にpチャネルTFTを形成するのに適した配向をもつ多結晶Si膜とする工程が含まれてなることを特徴とする薄膜トランジスタ製造方法。

IPC (7件)：

H01L 29/786 , G02F 1/1368 , H01L 21/20 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 21/336

FI (7件)：

G02F 1/1368 , H01L 21/20 , H01L 27/08 331 E , H01L 29/78 620 , H01L 27/08 321 C , H01L 29/78 613 A , H01L 29/78 627 G

Fターム (59件)：

2H092JA25 , 2H092KA04 , 2H092KA06 , 2H092MA08 , 2H092MA27 , 2H092MA30 , 2H092NA21 , 5F048AA08 , 5F048AC04 , 5F048BA10 , 5F048BA16 , 5F048BD06 , 5F048BE08 , 5F048BG07 , 5F052AA02 , 5F052AA11 , 5F052AA17 , 5F052BA12 , 5F052BB07 , 5F052CA04 , 5F052DA02 , 5F052DB03 , 5F052FA06 , 5F052GA02 , 5F052JA01 , 5F052JA04 , 5F110AA01 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110DD17 , 5F110EE03 , 5F110EE43 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG17 , 5F110GG25 , 5F110GG45 , 5F110HJ13 , 5F110HL03 , 5F110HL22 , 5F110NN02 , 5F110NN23 , 5F110NN35 , 5F110NN78 , 5F110PP01 , 5F110PP03 , 5F110PP10 , 5F110PP13 , 5F110PP31 , 5F110PP34 , 5F110PP35 , 5F110PP36 , 5F110PP40 , 5F110QQ11

引用特許：

審査官引用 (4件)

薄膜集積回路およびその製造方法
公報種別：公開公報出願番号：特願平5-035934 出願人：日本電気株式会社
特開昭60-154548
特開昭60-124862

全件表示

前のページに戻る