特許

J-GLOBAL ID：200903054713648467

半導体メモリ装置

発明者： 平野 博茂 ,  角 辰己 ,  長野 能久
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-012482
公開番号（公開出願番号）：特開平6-342597
出願日： 1994年02月04日
公開日（公表日）： 1994年12月13日
要約：

【要約】【目的】 強誘電体を用いた半導体メモリ装置において、ビット線の寄生容量以外に意図的に容量を付加することによりビット線へのデータ読み出し電位を大きくする。【構成】 ビット線BL0,/BL0をセンスアンプSA0に、ビット線BL1,/BL1をセンスアンプSA1に接続した。ビット線BL0と/ビット線BL0、ビット線BL1とビット線/BL1はビット線イコライズおよびプリチャージ制御信号EQ101によってイコライズおよびプリチャージされる。ここでは、プリチャージ電位は接地電圧としている。また、ビット線容量調整用容量Cb0,Cb0B,Cb1,Cb1Bをビット線BL0,/BL0,BL1,/BL1のそれぞれに接続した。

請求項（抜粋）：

増幅器に第1のビット線と前記第1のビット線と対になった第2のビット線が接続され、第1のMOSトランジスタのゲートが第1のワード線に接続され、第1の強誘電体キャパシタの第1の電極が前記第1のMOSトランジスタのソースに接続され、前記第1のビット線に前記第1のMOSトランジスタのドレインが接続され、前記第1の強誘電体キャパシタの第2の電極が第1のプレート電極に接続され、前記第1のビット線に第1のビット線容量調整用容量が接続され、前記第2のビット線に第2のビット線容量調整用容量が接続されたことを特徴とする半導体メモリ装置。

IPC (4件)：

G11C 14/00 ,  G11C 11/22 ,  G11C 11/409 ,  H01L 27/10 451

FI (2件)：

G11C 11/34 352 A ,  G11C 11/34 353 D

引用特許：

審査官引用 (3件)

• 強誘電体コンデンサのリフレツシユ
  公報種別：公開公報   出願番号：特願平4-004864   出願人：ナシヨナルセミコンダクタコーポレイシヨン
• 特開昭63-201998
  
• 特開平4-090189