特許
J-GLOBAL ID:200903054841402772
半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (3件):
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
公報種別:公開公報
出願番号(国際出願番号):特願2003-341619
公開番号(公開出願番号):特開2005-109203
出願日: 2003年09月30日
公開日(公表日): 2005年04月21日
要約:
【課題】 絶縁層上に形成された単結晶半導体層のストレスを緩和するとともに、表面電位の制御性を向上させる。【解決手段】 単結晶半導体基板1の熱酸化などの方法により、単結晶半導体基板1上に酸化膜2を形成した後、プラズマCVDなどの方法により、酸化シリコンよりも誘電率の低い低誘電率層3を酸化膜2上に形成し、単結晶半導体基板1に形成された低誘電率層3をハンドル基板5に貼り合わせた後、水素イオン注入層4を境界として、ハンドル基板5に貼り合わせられた単結晶半導体層1 ́を単結晶半導体基板1から剥離させて、単結晶半導体層1 ́の表面を平坦化する。【選択図】 図1
請求項(抜粋):
ハンドル基板と、
前記ハンドル基板上に形成され、酸化シリコンよりも誘電率の低い低誘電率層と、
前記低誘電率層上に形成された単結晶半導体層とを備えることを特徴とする半導体基板。
IPC (6件):
H01L27/12
, H01L21/265
, H01L21/336
, H01L21/76
, H01L21/762
, H01L29/786
FI (7件):
H01L27/12 B
, H01L27/12 E
, H01L29/78 626C
, H01L29/78 627D
, H01L21/76 D
, H01L21/76 R
, H01L21/265 J
Fターム (45件):
5F032AA06
, 5F032AA07
, 5F032AA91
, 5F032CA05
, 5F032CA06
, 5F032CA09
, 5F032CA10
, 5F032CA17
, 5F032DA04
, 5F032DA21
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F032DA60
, 5F032DA71
, 5F032DA74
, 5F110AA01
, 5F110AA04
, 5F110AA06
, 5F110AA07
, 5F110AA09
, 5F110AA30
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD04
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD17
, 5F110EE09
, 5F110EE32
, 5F110EE45
, 5F110FF02
, 5F110FF23
, 5F110GG01
, 5F110GG02
, 5F110GG03
, 5F110GG04
, 5F110GG12
, 5F110HJ01
, 5F110HJ13
, 5F110HM15
, 5F110QQ11
, 5F110QQ17
引用特許:
出願人引用 (1件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平4-235389
出願人:株式会社日立製作所
前のページに戻る