特許
J-GLOBAL ID：200903054887114798

ニューロンMOS回路による対称関数生成方法及び対称関数ニューロンMOS回路およびプリインバータ回路

発明者：
青山 一生

青山 一生 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 中村 純之助 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-204674
公開番号（公開出願番号）：特開2001-034598
出願日： 1999年07月19日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】ニューロンMOSトランジスタを可変論理回路に応用することについては、従来入力変数が2あるいは8の場合のような特定の入力数に対しては実現可能であることが示されていた。しかし、任意の入力変数に対しては未だ報告例がなく、これを実現する汎用的方法の開発が課題となっており、また関和演算と閾値論理処理以外の機能の有無を確認することも課題であった。【解決手段】n個の直接入力端子と(n+1)個のプリインバータの出力端子とを入力端子とするメインインバータと、プリインバータの2段構成のニューロンMOS回路の各入力容量値及び閾値を調整することにより、ある入力状態の時のフローティングゲートの状態をあるプリインバータの出力状態と対応させる方法としている。また、制御信号入力端子に入力信号を入力し、直接入力端子に制御信号を入力することによりマルチプレクサ機能を与えうることをも示した。
請求項（抜粋）：
ある正整数n個の入力に対する2(n+1)個の対称関数を実現する際に、(n+1)個のニューロンMOSインバータを前段のプリインバータとし、該プリインバータの(n+1)個の出力及びn個の直接入力を1個のニューロンMOSインバータ、すなわちメインインバータの入力とすることを主構成要素とするニューロンMOS回路であって、n入力対称関数の(n+1)個の入力状態を「真」の数に応じ0からnまで番号付けし、各々をm(0≦m≦n、但し、mは整数)入力状態と呼ぶ場合、(n+1)個の各々のプリインバータの出力の論理値を、(n+1)個存在する入力状態の各々の場合のフローティングゲートの論理値に対応させることで、n個の入力に対する2(n+1)個の対称関数を生成することを特徴とするニューロンMOS回路による対称関数生成方法。
IPC (2件)：
G06F 15/18 520 ,  H03K 19/173 101
FI (2件)：
G06F 15/18 520 K ,  H03K 19/173 101
Fターム (4件)：
5J042BA01 ,  5J042BA18 ,  5J042CA27 ,  5J042DA00
引用特許：
出願人引用 (2件)
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-226322   出願人：柴田直, 大見忠弘
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-250733   出願人：柴田直, 大見忠弘
審査官引用 (2件)
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-226322   出願人：柴田直, 大見忠弘
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-250733   出願人：柴田直, 大見忠弘

前のページに戻る

TOP

BOTTOM