特許
J-GLOBAL ID:200903054891543180

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平9-018566
公開番号(公開出願番号):特開平10-214494
出願日: 1997年01月31日
公開日(公表日): 1998年08月11日
要約:
【要約】【課題】低電圧での単一電源動作に適し、ビット線毎のデータラッチ回路のレイアウトが容易で、しかもディスターブ耐性の良好なデータプログラム動作を行うNAND型半導体不揮発性記憶装置を実現する。【解決手段】副ビット線SBLaおよびSBLbを選択して、プリチャージ線PCLから当該副ビット線およびNAND1a、NAND1bのチャンネル部電位をプログラム禁止電位(9v )まで上昇させ、プログラムすべきデータ内容に応じて前記NAND列チャンネル部および当副ビット線に充電されたプログラム禁止電位を主ビット線に放電させ、選択ワード線WL12にプログラム電圧Vpgmを印加して当該選択ワード線に接続されたメモリトランジスタ一括にページプログラムを行う。
請求項(抜粋):
主ビット線が作動的接続手段を介して複数の副ビット線に階層化され、前記副ビット線に接続されたメモリトランジスタがマトリクス配置され、これらメモリトランジスタのコントロールゲート電極がワード線に接続されてなる不揮発性半導体記憶装置であって、データプログラム動作時に、副ビット線をプログラム禁止電位に設定する手段と、プログラム禁止電位に設定された副ビット線のうち、選択された前記副ビットを放電させ、前記副ビット線のうち選択されなかった副ビット線をフローティング状態とする手段と、選択された前記ワード線にプログラム電圧を印加する手段とを備えた不揮発性半導体記憶装置。
IPC (5件):
G11C 16/04 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
G11C 17/00 622 E ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許:
審査官引用 (2件)
  • 特開平4-254994
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平6-176725   出願人:株式会社東芝

前のページに戻る