特許
J-GLOBAL ID：200903054924213793

半導体装置の製造方法

発明者：
恒成 欣嗣

恒成 欣嗣 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-327893
公開番号（公開出願番号）：特開平8-186173
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：
【要約】【目的】段差被覆性に優れたTiN/TiSix 2層膜を低温かつ最小工程数で実現する。【構成】間欠プラズマCVD法により、段差被覆性の良好なチタンシリサイド膜形成後、アンモニア、ヒドラジン類、あるいはアジ化水素を含むガスプラズマに曝して、チタンシリサイド膜表面を低温で窒化し、TiN/TiSix 2層膜を得る。チタンシリサイド形成温度および窒化温度の低温化により、拡散層からチタンシリサイド膜中への不純物の拡散を抑制し、拡散層表面での不純物濃度低下を防止できる。
請求項（抜粋）：
半導体基板上の所定の絶縁膜に下層の導電層の表面に達する接続孔を設けた後、成膜室に設置し減圧下で四塩化チタンガスとシランガスを前記成膜室に間欠的に導入するとともに高周波電力を間欠的に供給することによって前記成膜室内に間欠的にプラズマを発生させてチタンシリサイド膜を成膜し、前記チタンシリサイド膜表面を窒化することによりチタンシリサイド膜と窒化チタン膜の2層膜を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 21/768 ,  H01L 21/205 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/31 ,  H01L 21/314 ,  H01L 21/318
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM