特許

J-GLOBAL ID：200903055003214626

薄膜トランジスタの製造方法

発明者： 東 清一郎
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-032516
公開番号（公開出願番号）：特開2002-237599
出願日： 2001年02月08日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】 低いプロセス温度で高品質のMOS界面とバルク絶縁特性を得る。【解決手段】 レーザー結晶化を行った後、ゲート絶縁膜を連続形成し、しかる後に水素プラズマ処理または酸素プラズマ処理を行うことによりpoly-Si膜中の捕獲準位を不活性化させる。

請求項（抜粋）：

基板上の半導体層に光照射をおこない半導体層の結晶化をおこなう第一の工程、該半導体層上にゲート絶縁膜を形成する第二の工程、該半導体層およびゲート絶縁膜層にプラズマ処理を施す第三の工程を有することを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/316

FI (5件)：

H01L 21/20 ,  H01L 21/316 X ,  H01L 29/78 617 V ,  H01L 29/78 627 G ,  H01L 29/78 627 E

Fターム (79件)：

5F052AA02 ,  5F052BA02 ,  5F052BA07 ,  5F052BB01 ,  5F052BB02 ,  5F052BB07 ,  5F052DA01 ,  5F052DA03 ,  5F052DA04 ,  5F052DA05 ,  5F052DA06 ,  5F052DB01 ,  5F052DB02 ,  5F052DB03 ,  5F052DB05 ,  5F052DB07 ,  5F052JA01 ,  5F058BA20 ,  5F058BB04 ,  5F058BB07 ,  5F058BC02 ,  5F058BF07 ,  5F058BF08 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BH16 ,  5F058BJ10 ,  5F110AA09 ,  5F110AA17 ,  5F110AA19 ,  5F110BB02 ,  5F110BB03 ,  5F110BB05 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD25 ,  5F110EE04 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF09 ,  5F110FF23 ,  5F110FF25 ,  5F110FF30 ,  5F110FF31 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG13 ,  5F110GG25 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM15 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP06 ,  5F110PP29 ,  5F110PP31 ,  5F110QQ09 ,  5F110QQ11 ,  5F110QQ25

引用特許：

審査官引用 (3件)

• 半導体素子の製造方法
  公報種別：公開公報   出願番号：特願平4-059231   出願人：富士ゼロックス株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-294607   出願人：シャープ株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-125363   出願人：富士ゼロックス株式会社