特許
J-GLOBAL ID：200903055255185203

厳密モ-ド及び非厳密モ-ドを有するホバ-リング(H)状態を含むキャッシュ・コヒ-レンシ・プロトコル

発明者：
ラビ・クマール・アリミリ

ラビ・クマール・アリミリ について

, 
ジョン・スティーブン・ドットソン

ジョン・スティーブン・ドットソン について

, 
ジェリー・ダン・ルイス

ジェリー・ダン・ルイス について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレイション

インターナショナル・ビジネス・マシーンズ・コーポレイション について


代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-031633
公開番号（公開出願番号）：特開平11-328025
出願日： 1999年02月09日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】マルチプロセッサ・データ処理システムにおいてキャッシュ・コヒーレンシを維持するための方法及びシステムを提供する。【解決手段】第1データ項目が、そのデータ項目のアドレスを表すアドレス・タグと関連して第1キャッシュに記憶される。第1キャッシュにおけるコヒーレンシ・インディケータが、その第1データ項目が有効であることを表す第1状態にセットされる。コヒーレンシ・インディケータが第1状態にセットされている間に別のキャッシュがそのアドレス・タグにより表されたアドレスに記憶するという意図を表すことに応答して、第1キャッシュにおけるコヒーレンシ・インディケータは、そのアドレス・タグが有効であること及び第1データ項目が無効であることを表す第2状態に更新される。しかる後、そのアドレス・タグによって表されたアドレスと関連し且つ第2データ項目を含む遠隔発信されたデータ転送の検出に応答して、第1キャッシュを更新すべきか否かの決定が第1キャッシュの動作モードに従って行われる。
請求項（抜粋）：
相互接続線に結合され、各々が複数のキャッシュのうちのそれぞれの1つと関連付けられた複数のプロセッサを含むデータ処理システムにおいてキャッシュ・コヒーレンシを維持する方法にして、前記複数のキャッシュのうちの第1キャッシュにおいて、第1データ項目を、該第1データ項目のアドレスを表すアドレス・タグと関連して記憶するステップと、前記第1キャッシュにおけるコヒーレンシ・インディケータを、前記第1データ項目が有効であることを表す第1状態にセットするステップと、前記コヒーレンシ・インディケータが前記第1状態にセットされている間に前記複数のキャッシュのうちの他のキャッシュが、前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記第1キャッシュにおける前記コヒーレンシ・インディケータを、前記アドレス・タグが有効であること及び前記第1キャッシュにおける前記データ項目が無効であることを表す第2状態に更新するステップと、前記コヒーレンシ・インディケータが前記第2状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第2データ項目を含むデータ転送の検出に応答して、前記第1キャッシュを更新すべきか否かを前記第1キャッシュの動作モードに従って決定するステップと、前記第1キャッシュに対する更新を行うという決定に応答して、前記第2データ項目を前記アドレス・タグと関連して前記第1キャッシュに記憶することによって前記第1データ項目を置換し、前記第2データ項目が有効であることを表す第3状態に前記コヒーレンシ・インディケータを更新するステップと、を含む方法。
IPC (2件)：
G06F 12/08 310 ,  G06F 12/08
FI (2件)：
G06F 12/08 310 B ,  G06F 12/08 F
引用特許：
出願人引用 (2件) 審査官引用 (3件)
  • キャッシュメモリ同期方式
    公報種別：公開公報   出願番号：特願平4-282373   出願人：日本電気株式会社
  • 特開平3-253963
  • 特開平3-253963

前のページに戻る

TOP

BOTTOM