特許

J-GLOBAL ID：200903055369540623

画像転送装置および画像表示装置

発明者： 雨貝 孝行
出願人/特許権者： シャープ株式会社
代理人 (3件)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-381807
公開番号（公開出願番号）：特開2006-191188
出願日： 2004年12月28日
公開日（公表日）： 2006年07月20日
要約：

【課題】 少ない誤り検出データと簡単な回路構成によって、画素データの転送エラーが発生しても、それが画像表示部に表示されることを防ぐ。【解決手段】 画像表示装置110は、画像送信部100から画像データと誤り検出データを受信する画像受信部100と、誤り検出データを用いて画像データの転送エラーを検出する誤り検出部102と、フレームメモリ107のアドレスを生成すると共に、転送エラーが検出された場合にそのアドレスを記憶するアドレス生成部103と、アドレス生成部103の記憶アドレスをエラー情報として画像送信部100に転送するエラー転送部104と、転送エラーが検出された場合のみラインメモリ105からフレームメモリ107にデータの書き込みを行わないメモリ制御部106とを有する。【選択図】 図1

請求項（抜粋）：

データ送信部から送信されたシリアル画素データとライン毎に付加された誤り検出データとを受信するデータ受信部と、 該データ受信部で受信した画素データに誤りが生じているか否かを該誤り検出データを用いて検出する誤り検出部と、 該誤りの有無に関わらず、該データ受信部で受信した画素データをライン単位で記憶するラインメモリと、 該ラインメモリ内の画素データをフレーム単位で記憶するフレームメモリと、 該フレームメモリに対するアドレスを生成すると共に、該誤り検出部で該誤りがライン中の画素データに検出された場合に、当該ラインのアドレスを誤り検出情報として記憶するアドレス生成部と、 全ラインの画素データが受信された後で該アドレス生成部内の該誤り検出情報をエラー情報として該データ送信部側に転送するエラー転送部と、 該アドレス生成部からのアドレスに基づいて該ラインメモリと該フレームメモリをメモリ制御し、該ラインメモリ内の1ライン分の画素データからなるラインデータに該誤りが含まれている場合に該ラインデータの該フレームメモリに対する書き込みを行わず、該誤りが含まれていない場合に該ラインデータの該フレームメモリに対する書き込みを行うメモリ制御部とを備えた画像転送装置。

IPC (2件)：

H03M 13/09 ,  G06F 12/16

FI (2件)：

H03M13/09 ,  G06F12/16 320D

Fターム (15件)：

5B018GA04 ,  5B018HA13 ,  5B018PA01 ,  5B018QA16 ,  5B018RA11 ,  5J065AA01 ,  5J065AB03 ,  5J065AC03 ,  5J065AD14 ,  5J065AE01 ,  5J065AF01 ,  5J065AH02 ,  5J065AH06 ,  5J065AH15 ,  5J065AH17

引用特許：

出願人引用 (1件)

• プリンタ装置
  公報種別：公開公報   出願番号：特願平8-030786   出願人：ソニー株式会社