特許

J-GLOBAL ID：200903055404687993

半導体装置

発明者： 樋口 福司 ,  森 光雄
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141950
公開番号（公開出願番号）：特開2000-332200
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 第1の電源線と第2の電源線の大小関係に係わらず、サージ入力があった際の静電破壊保護を可能にする。【解決手段】 N型半導体基板上に電源線Vdd1,Vss1が供給されるアナログ部と、電源線Vdd2,Vss2が供給されるディジタル部とが搭載され、両者を信号線S11で接続するものであって、電源線Vss1と電源線Vss2との間に、サージ入力の向きに係わらず前記電源線Vss1と電源線Vss2との間の電位差が所定の値を越えた時に導通して、前記電源線Vss1と電源線Vss2とをほぼ同電位とする保護回路HK1が介在されたことを特徴とする。

請求項（抜粋）：

2種類の電源系と、第1の回路と第2の回路とを1つの装置内に有する半導体装置であって、第1の回路と、第2の回路と、前記第1の回路に第1の電源電圧を供給する第1の低電位側の電源線と前記第1の回路に前記第1の電源電圧を供給する第1の高電位側の電源線と、前記第2の回路に第2の電源電圧を供給する第2の低電位側の電源線と前記第2の回路に前記第2の電源電圧を供給する第2の高電位側の電源線と、前記第1の回路と前記第2の回路との間に接続され、前記第1の回路と前記第2の回路との間で信号を伝達する信号線と、前記信号線がそのゲートに接続され、かつ前記第2の低電位側の電源線または前記第2の高電位側の電源線にそのソースあるいはドレインが接続された前記第2の回路の入力回路を構成するMOS型トランジスタと、前記第1の低電位側の電源線と前記第2の低電位側の電源線との間に設けられ、サージ入力の向きに係わらず前記第1の低電位側の電源線と前記第2の低電位側の電源線との電位差が所定の値を越えた時に導通して前記第1の低電位側の電源線と前記第2の低電位側の電源線とをほぼ同電位とする保護回路とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (5件)：

5F038BH07 ,  5F038BH13 ,  5F038CD02 ,  5F038DF03 ,  5F038EZ20

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-135372   出願人：三洋電機株式会社
• 静電保護回路
  公報種別：公開公報   出願番号：特願平11-063993   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝