特許
J-GLOBAL ID：200903055416626850
半導体集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-263156
公開番号（公開出願番号）：特開平10-112188
出願日： 1996年10月03日
公開日（公表日）： 1998年04月28日
要約：
【要約】【課題】高速読出のスタティックRAMからなる低電圧電源使用の半導体集積回路装置及び高速動作の論理回路からなる低電圧電源使用の半導体集積回路装置を提供すること。【解決手段】同一行のメモリセルの駆動用及び転送用NMOSのソース電極をソース線によって接続し、メモリセルが読出動作を行なうように選択された場合には同行のソース線を接地電位に保ち、かつ、不活性作及び待機時には同ソース線を電源電位と接地電位の中間電位に保つスイッチ回路をソース線毎に設ける。論理回路を構成するP型MOSFET及びN型MOSFETに供給する電圧を待機時に電源電位と接地電位の間のそれぞれ個別の中間電位にする。【効果】低閾値電圧のMOSFETの採用が可能となる。
請求項（抜粋）：
一方のゲート電極と他方のドレイン電極との間を交叉接続し、双方のドレイン電極と電源端子との間に負荷素子をそれぞれ接続してなる一対の駆動用MOS型電界効果トランジスタ(以下「駆動用MOSFET」という)と、個々の駆動用MOSFETのドレイン電極にソース電極をそれぞれ接続してなる少なくとも一対の転送用MOS型電界効果トランジスタ(以下「転送用MOSFET」という)とからなる多数のメモリセルを行列状に配置し、個々の転送用MOSFETのドレイン電極を一対のビット線によって相互接続し、個々の転送用MOSFETのゲート電極をワード線によって相互接続し、個々のメモリセルを構成する一対の駆動用MOSFETのそれぞれのソース電極を行毎にソース線によって相互接続することによって構成したスタティックRAMからなる半導体集積回路装置において、同一行のメモリセルが読出を行なうように選択された場合にはソース線を接地電位に保ち、かつ、読出/書込が選択されない不活性時及び待機時にはソース線を電源電位と接地電位の中間電位に保つためのスイッチ回路をソース線毎に設けたことを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
G11C 11/40 301
, H03K 3/356 Z
