特許
J-GLOBAL ID：200903055690780601
出力回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-161442
公開番号（公開出願番号）：特開平8-032434
出願日： 1994年07月13日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 サブミクロンプロセス使用LSI において、酸化膜の耐圧以上の入力電圧に耐え得る出力回路を提供する。【構成】 オンチップ電源電圧より高い電圧を有する外部信号線に接続される出力パッド部116 と、プルアップ制御信号を生成するNAND回路112 とを有する出力回路において、出力パッド部116 に接続されたP-ch出力トランジスタ101 のゲートに上記プルアップ制御信号を出力する場合、上記出力パッド部116 に接続される外部信号線を入力とする保護回路120 の出力により、上記プルアップ制御信号の出力を、上記外部信号線の電圧がオンチップ電源電圧以下に低下するまで阻止する。従って、実例として、0.5umCMOS-LSI(耐圧3.6V) を5VLSI と混在して使用できる。
請求項（抜粋）：
オンチップ電源電圧より高い電圧を有する外部信号線が接続される出力パッド部と、出力制御線と、上記出力制御線の電位に応じてプルアップ制御信号を生成する信号生成回路と、上記信号生成回路のプルアップ制御信号を受けて電源電圧を上記出力パッド部に供給するP-ch出力トランジスタとを有する出力回路において、上記外部信号線の信号を入力とし、この外部信号に応じて、上記P-ch出力トランジスタのゲートに入力するプルアップ制御信号をオフする保護回路を備えたことを特徴とする出力回路。
IPC (6件)：
H03K 19/0175
, G11C 11/413
, G11C 11/409
, H01L 27/04
, H01L 21/822
, H03K 19/003
H03K 19/00 101 F
, G11C 11/34 341 A
, G11C 11/34 354 A
, H01L 27/04 H
