特許

J-GLOBAL ID：200903055691788819

配線形成方法

発明者： 吉江 徹
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-292341
公開番号（公開出願番号）：特開2001-110899
出願日： 1999年10月14日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】 埋込配線形成工程におけるLowK膜の腐食を防止可能な配線形成方法を提供する。【解決手段】 下層配線102の材料にポリシリコンを適用すると,ビアホール形成工程S5において下層配線102表面でスパッタリングによってビアホール110側壁にSiからなる側壁堆積物118aが形成される。かかる側壁堆積物118aは,レジスト膜除去工程S6におけるO2-RIE時に酸素イオンにより酸化されて,SiO2膜となる。SiO2はWF6の浸食をほとんど受けない。したがって,埋込配線形成工程S8において,側壁堆積物118aは,保護膜112とともにLowK膜104の腐食を防ぐことができる。

請求項（抜粋）：

多層型半導体装置における配線形成方法であって:基板上にポリシリコンからなる下層配線のパターンを形成する,下層配線形成工程と;前記基板上に前記下層配線を被覆するLow-K膜を含む層間絶縁膜を形成する,層間絶縁膜の形成工程と;前記層間絶縁膜上に前記下層配線の対応位置で開口するパターンを有するレジスト膜を形成する,レジスト膜形成工程と;前記レジスト膜をエッチングマスクとして,前記層間絶縁膜に前記下層配線と導通をとるためのビアホールを形成する,ビアホール形成工程と;前記ビアホール形成工程後に行われ,酸素プラズマの反応性イオンエッチングによって前記レジスト膜を除去する,レジスト膜除去工程と;前記レジスト膜除去工程後に行われ,前記ビアホールに埋込電極を形成する,埋込電極形成工程と;を含むことを特徴とする,配線形成方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (3件)：

H01L 21/90 A ,  H01L 21/302 N ,  H01L 21/90 M

Fターム (40件)：

5F004AA08 ,  5F004AA11 ,  5F004CA02 ,  5F004DA26 ,  5F004DB09 ,  5F004DB10 ,  5F004DB26 ,  5F004EA13 ,  5F004EA14 ,  5F004EA19 ,  5F004EA26 ,  5F004EA27 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033JJ19 ,  5F033KK04 ,  5F033KK05 ,  5F033KK08 ,  5F033KK33 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ26 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR21 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033TT07 ,  5F033XX18

引用特許：

審査官引用 (2件)

• 基板を有する半導体ウェーハからレジストを除去する方法及びレジスト除去装置
  公報種別：公開公報   出願番号：特願平7-115905   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平3-324607   出願人：三菱電機株式会社