双方向電流阻止機能を有する電界効果トランジスタ及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：布施行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-066828
公開番号（公開出願番号）：特開2000-260986
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 OFF状態において漏れ電流の発生を少なくすることが可能な双方向電流阻止機能を有する電界効果トランジスタを提供すること。【解決手段】単結晶シリコン層22上に表面ゲート電極24が形成され、単結晶シリコン層22下に埋め込みゲート電極20が形成されている。すなわち、埋め込みゲート電極20、単結晶シリコン層22、表面ゲート電極24が上下方向で重なるようにされている。このような構造では、空乏層の延びる方向が単結晶シリコン層22の厚み方向となる。単結晶シリコン層22の厚みは、薄膜形成技術に依存する。よって、単結晶シリコン層22の厚みを0.5μm以下にすることができる。従って、OFF状態において漏れ電流の発生を少なくすることが可能となる。

請求項（抜粋）：

蓄積層がキャリアの通る経路となる電界効果トランジスタであって、第1導電型の第1及び第2ソース/ドレインと、前記第1ソース/ドレインと前記第2ソース/ドレインとの間に位置する第1導電型の第1半導体層と、前記第1半導体層上及び下のうち、少なくともいずれか一方に形成されたゲート電極と、を備え、前記ゲート電極に電圧が印加されることにより、前記第1半導体層には前記ゲート電極に沿ってキャリアが流れる前記蓄積層が形成され、さらに、前記第1ソース/ドレインと前記ゲート電極との間に位置する第1導電型の第2半導体層と、前記第2ソース/ドレインと前記ゲート電極との間に位置する第1導電型の第3半導体層と、を備えた、双方向電流阻止機能を有する電界効果トランジスタ。

FI (2件)：

H01L 29/78 301 G , H01L 29/78 301 J

Fターム (9件)：

5F040DC01 , 5F040EA00 , 5F040EA05 , 5F040EB11 , 5F040EC00 , 5F040EC07 , 5F040EC19 , 5F040EE02 , 5F040EE04

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平4-039820 出願人：富士通株式会社
特開昭63-198374
特開昭59-231863

前のページに戻る