特許
J-GLOBAL ID：200903055781292359
炭化珪素半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-031125
公開番号（公開出願番号）：特開平10-290010
出願日： 1998年02月13日
公開日（公表日）： 1998年10月27日
要約：
【要約】【課題】 炭化珪素からなる縦型絶縁ゲート型電解効果トランジスタにおいて高信頼性のあるゲート絶縁膜を有するトランジスタ及びその製造方法を提供する。【解決手段】 半導体基板4のp型炭化珪素半導体層3内の表層部における所定領域にはn+ 型ソース領域5が形成されている。p型炭化珪素半導体層3内の表層部における所定領域には低抵抗p型炭化珪素領域6が形成されている。n+ 型ソース領域5の所定領域に溝7が形成され、この溝7は、n+ 型ソース領域5とp型炭化珪素半導体層3を貫通しn- 型炭化珪素半導体層2に達している。溝7は半導体基板4の表面に垂直な側面7aおよび半導体基板4の表面に平行な底面7bを有する。溝7の側面7aにより囲まれた六角形状の領域が島状半導体領域12となる。島状半導体領域12を囲う側面7aにゲート絶縁膜を形成することで信頼性の高いゲート絶縁膜8を得る。
請求項（抜粋）：
第1導電型の低抵抗半導体層と第1導電型の高抵抗半導体層と第2導電型の半導体層とが順次積層され、単結晶炭化珪素よりなる半導体基板と、前記半導体層の表層部の所定領域に形成された第1導電型の半導体領域と、前記半導体層の主表面から前記半導体領域と前記半導体層を共に貫通し前記高抵抗半導体層に達して前記半導体領域及び前記半導体層を露出させる側面と前記高抵抗半導体層を露出させる底面とを有する溝と、前記半導体層及び前記半導体領域とを有し、前記溝の側面に囲まれるように形成された島状半導体領域と、少なくとも前記島状半導体領域を囲っている前記溝の側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極層と、前記主表面のうち少なくとも前記島状半導体領域における前記半導体領域の表面に形成された第1の電極と、前記低抵抗半導体層の裏面に形成された第2の電極とを備えたことを特徴とする炭化珪素半導体装置。
FI (4件)：
H01L 29/78 653 A
, H01L 29/78 652 T
, H01L 29/78 652 S
, H01L 29/78 652 K
