特許
J-GLOBAL ID：200903055808804608
電気回路基板におけるアライメントマーク構造
発明者：
,
出願人/特許権者：
代理人 (1件)：
近島 一夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-153696
公開番号（公開出願番号）：特開平9-008466
出願日： 1995年06月20日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】アライメントマークの誤認識や識別不可を防止する。【構成】多層構造からなるPCB基板1に設けた第1の外層銅箔2の導体パターンによりアライメントマーク11a,11bを形成して、その表面に半田メッキを被覆し、アライメントマーク11a,11bの真下近傍で、第2の内層銅箔5に、黒化処理した導体箔を一面に配してベタパターン領域部13を形成して、アライメントマーク11a,11bを形成した第1の外層銅箔2とベタパターン領域部13を形成した第2の内層銅箔5間に位置する第1の内層銅箔4のアライメントマーク11a,11bの真下近傍に導体パターンのない空白領域部12を形成したことにより、アライメントマアーク11a,11bが、第1、2の内層銅箔4、5の導体パターンと重なることなくはっきり見えるので、自動機による誤認識や認識不可が防止される。
請求項（抜粋）：
位置を認識するためのアライメントマークを設けた電気回路基板において、前記電気回路基板は、透明或いは半透明の絶縁材を各層間に挟んだ多層構造で構成され、前記電気回路基板の外層に設けた導体パターンにより前記アライメントマークを形成し、前記アライメントマークの真下近傍で、前記外層より少なくとも2層以上下層に位置する内層表面にベタパターン領域部を形成して、前記アライメントマークを形成した前記外層と前記ベタパターン領域部を形成した前記内層間に位置する、別の内層表面の前記アライメントマークの真下近傍に導体パターンのない空白領域部を形成した、ことを特長とする電気回路基板におけるアライメントマーク構造。
IPC (3件)：
H05K 3/46
, H05K 1/02
, H05K 3/00
H05K 3/46 Z
, H05K 1/02 R
, H05K 3/00 P
