特許
J-GLOBAL ID：200903055841438510

半導体装置

発明者：
渡邉 健一

渡邉 健一 について

, 
清水 紀嘉

清水 紀嘉 について

, 
鈴木 貴志

鈴木 貴志 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-390710
公開番号（公開出願番号）：特開2003-197623
出願日： 2001年12月21日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 従来よりもストレスマイグレーション耐性が向上された半導体装置を提供すること。【解決手段】 第1配線36の表面と第1絶縁膜95の表面とが連続した実質的平坦な表面の上に形成され、上記第1配線36を覆う第2絶縁膜29と、上記第2絶縁膜29に形成される配線溝28aと、上記第2絶縁膜29に形成され、上記配線溝28aから上記第1配線36に至る接続孔38aと、上記第2絶縁膜29に形成され、上記配線溝28aから上記第1配線36の非形成領域に至るダミー接続孔38bと、上記第1配線36と電気的に接続するように上記接続孔38aおよび上記配線溝28aに埋め込まれ、かつ上記ダミー接続孔38bにも埋め込まれてなり、その表面が上記第2絶縁膜29の表面と連続した実質的平坦をなすように形成される第2配線39とを備えた半導体装置による。
請求項（抜粋）：
第1配線の表面と第1絶縁膜の表面とが連続した実質的平坦な表面の上に形成され、前記第1配線を覆う第2絶縁膜と、前記第2絶縁膜に形成される配線溝と、前記第2絶縁膜に形成され、前記配線溝から前記第1配線に至る接続孔と、前記第2絶縁膜に形成され、前記配線溝から前記第1配線の非形成領域に至るダミー接続孔と、前記第1配線と電気的に接続するように前記接続孔および前記配線溝に埋め込まれ、かつ前記ダミー接続孔にも埋め込まれてなり、その表面が前記第2絶縁膜の表面と連続した実質的平坦をなすように形成される第2配線とを備えた半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/768
FI (2件)：
H01L 21/88 S ,  H01L 21/90 B
Fターム (47件)：
5F033HH08 ,  5F033HH11 ,  5F033HH21 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ21 ,  5F033KK08 ,  5F033KK11 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ21 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033TT08 ,  5F033UU04 ,  5F033UU07 ,  5F033VV01 ,  5F033WW01 ,  5F033XX00 ,  5F033XX03 ,  5F033XX06 ,  5F033XX10 ,  5F033XX13 ,  5F033XX24 ,  5F033XX25 ,  5F033XX28 ,  5F033XX34
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM