特許

J-GLOBAL ID：200903055865705330

キャパシタ及びこれを利用する発光表示装置

発明者： 郭 源奎 ,  金 ▲ケン▼男
出願人/特許権者： 三星エスディアイ株式会社
代理人 (4件)： 渡邊 隆 ,  志賀 正武 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2005-054545
公開番号（公開出願番号）：特開2005-340772
出願日： 2005年02月28日
公開日（公表日）： 2005年12月08日
要約：

【課題】 本発明は、占有基板面積は狭いが十分な静電容量を有する多層構造キャパシタと、このキャパシタを利用したキャパシタ装置及び発光表示装置を提供する。【解決手段】 本発明によるキャパシタは、基板上に第1導電層が形成され、第1導電層上に第1絶縁層が形成される。さらに、第1絶縁層上には第2導電層及び第2絶縁層が順次に形成される。これに加えて第3導電層が第2絶縁層上に形成され、第1導電層と接続孔を通して電気的に連結されて、第3導電層と第1導電層は、同一電位を有する。従がって、第1導電層及び第3導電層がキャパシタの第1電極になって、第2導電層がキャパシタの第2電極になる。このようにキャパシタが多層構造で形成されることによって、キャパシタの占有基板面積は小さい表面積でも相対的に十分な電気容量を有することができる。【選択図】 図4

請求項（抜粋）：

少なくとも一つのトランジスタ及びキャパシタを備えた複数個の画素回路を含む発光表示パネルに形成されるキャパシタにおいて、 不純物がドーピングされて導電性を有する多結晶シリコン層と; 前記多結晶シリコン層上に形成される第1絶縁層と; 前記第1絶縁層上に形成される第1導電層と; 前記第1導電層上に形成される第2絶縁層と; 前記第2絶縁層上に形成されて、前記多結晶シリコン層と接続孔を通して電気的に連結される第2導電層と; を含むことを特徴とするキャパシタ。

IPC (6件)：

H01L21/822 ,  G09F9/30 ,  H01L21/336 ,  H01L27/04 ,  H01L29/786 ,  H05B33/14

FI (5件)：

H01L27/04 C ,  G09F9/30 338 ,  G09F9/30 365Z ,  H05B33/14 A ,  H01L29/78 612D

Fターム (31件)：

3K007AB03 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  5C094AA10 ,  5C094AA15 ,  5C094BA03 ,  5C094BA27 ,  5C094DA13 ,  5C094DB04 ,  5F038AC04 ,  5F038AC05 ,  5F038AC19 ,  5F038AV06 ,  5F038DF01 ,  5F038EZ06 ,  5F038EZ20 ,  5F110AA04 ,  5F110BB02 ,  5F110CC01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110EE02 ,  5F110EE28 ,  5F110GG02 ,  5F110GG13 ,  5F110GG23 ,  5F110GG32 ,  5F110NN73 ,  5F110QQ19

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-336444   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 表示画素回路
  公報種別：公開公報   出願番号：特願2001-147960   出願人：株式会社東芝