特許
J-GLOBAL ID：200903055870841722

電源回路ライブラリ

発明者：
木下 雅善

木下 雅善 について

, 
崎山 史朗

崎山 史朗 について

, 
梶原 準

梶原 準 について

, 
里見 勝治

里見 勝治 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-187639
公開番号（公開出願番号）：特開2001-015606
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 多種多様なスペックに応えながらセル数を削減する電源回路ライブラリの構成、及び従来の設計の容易さを保ちながら様々な電源回路が組み込めるライブラリの構成を提供する。【解決手段】 第一の電源をソースとし、第二の電源をドレインとする出力トランジスタと、出力トランジスタのゲートと接続する制御端子と、出力トランジスタのドレインと接続するモニター端子を有する制御回路とを備え、第一の電源を第二の電源に変換する機能を有する電源回路を構築するために使用する電源回路ライブラリであって、出力トランジスタを第一の電源回路セルとして、制御回路を第二の電源回路セルとして、おのおの個別に用意する。
請求項（抜粋）：
第一の電源をソースとし、第二の電源をドレインとする出力トランジスタと、前記出力トランジスタのゲートと接続する制御端子と、前記出力トランジスタのドレインと接続するモニター端子を有する制御回路とを備え、前記第一の電源を前記第二の電源に変換する機能を有する電源回路を構築するために使用する電源回路ライブラリであって、前記出力トランジスタを第一の電源回路セルとして、前記制御回路を第二の電源回路セルとして、おのおの個別に用意することを特徴とした電源回路ライブラリ。
IPC (2件)：
H01L 21/82 ,  G06F 17/50
FI (3件)：
H01L 21/82 C ,  G06F 15/60 654 K ,  G06F 15/60 658 K
Fターム (7件)：
5B046AA08 ,  5B046BA03 ,  5B046KA06 ,  5F064DD25 ,  5F064EE52 ,  5F064HH10 ,  5F064HH12
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM