特許
J-GLOBAL ID：200903055977928405

半導体装置

発明者：
松田 正

松田 正 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-200321
公開番号（公開出願番号）：特開平10-050724
出願日： 1996年07月30日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】本発明は、イオン線照射により低ライフタイム化が図られてなるIGBTにおいて、耐圧の劣化や漏れ電流およびオン電圧の増大を招くことなく、低電源電圧時のテール電流を抑制できるようにすることを最も主要な特徴とする。【解決手段】たとえば、非空乏化領域の幅が40μm以上となるようにして、N- 型ベース層11を形成する。そして、1回目のH2+の照射により、N- 型ベース層11内の、P型コレクタ層18より20μmほどのところに比較的深い再結合順位を有する第1の低ライフタイム層21を、2回目のH2+の照射により、上記P型コレクタ層18より60μmほどのところに比較的浅い再結合順位を有する第2の低ライフタイム層22をそれぞれ形成する。こうして、過多に残る非空乏化領域11aのほぼ全域を低ライフタイム化する構成とされている。
請求項（抜粋）：
第1導電型の半導体層からなる第1の領域と、この第1の領域の一主面に選択的に形成された第2導電型の半導体層からなる第2の領域と、この第2の領域の一主面に選択的に形成された第1導電型の半導体層からなる第3の領域と、前記第1の領域の他主面に形成された第2導電型の半導体層からなる第4の領域と、前記第2の領域上の少なくとも一部を含んで、前記第1の領域上に絶縁膜を介して形成された制御電極と、前記第3の領域上の少なくとも一部を含んで、前記第2の領域上に形成された第1電極と、前記第4の領域上に形成された第2の電極と、前記第1の領域内に局在化して配置された複数の再結合中心格子欠陥とを具備したことを特徴とする半導体装置。
IPC (2件)：
H01L 21/336 ,  H01L 29/78
FI (2件)：
H01L 29/78 658 H ,  H01L 29/78 655 B
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM