特許

J-GLOBAL ID：200903056103670927

ロー・ピン・カウントのバスにおけるメモリ・トランザクション

発明者： ガフケン,アンドリュー・エイチ ,  ベネット,ジョセフ・エイ ,  ポイズナー,デビッド・アイ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-513205
公開番号（公開出願番号）：特表2001-517834
出願日： 1998年07月07日
公開日（公表日）： 2001年10月09日
要約：

【要約】ホスト(102)およびメモリ・デバイス(108)に結合されたバス(124)を有するシステム。バス(124)は、時分割多重化されたアドレス、データ、制御情報を搬送する複数の汎用信号線を含むことができる。メモリ・デバイス(108)は、システム起動情報を記憶し、この情報をバス(124)を介してホスト(102)と通信することができる。

請求項（抜粋）：

ホストと、 前記ホストに結合され、時分割多重化されたアドレス、データ、制御情報を搬送する複数の汎用信号線を有するバスと、 前記バスに結合され、システム起動情報を記憶するメモリ・デバイスとを備え、前記メモリ・デバイスは前記バスを介して前記システム起動情報を前記ホストと通信するシステム。

IPC (3件)：

G06F 13/16 510 ,  G06F 13/10 310 ,  G06F 13/42 350

FI (3件)：

G06F 13/16 510 A ,  G06F 13/10 310 B ,  G06F 13/42 350 C

Fターム (4件)：

5B014FA05 ,  5B060MB03 ,  5B060MB09 ,  5B077GG11

引用特許：

審査官引用 (3件)

• 周辺装置相互接続ポートならびにRAMBUSポートを備えた多ポート処理装置
  公報種別：公開公報   出願番号：特願平5-342704   出願人：エヌ・シ-・ア-ル・インタ-ナショナル・インコ-ポレイテッド
• 高速メモリアクセス方式
  公報種別：公開公報   出願番号：特願平6-256611   出願人：富士通株式会社
• 特開昭63-198119